伊藤記念ホール プレゼンテーション
経済産業省 商務情報政策局
齋藤 尚史 (SAITO Hisashi)| 経済産業省 商務情報政策局 情報産業課・課長補佐 / 2011年から2020年まで民間企業にて半導体の研究開発に従事。2021年1月に経済産業省に入省し、現在に至る。半導体の技術開発政策について担当
プレゼンテーション概要 :
Tenstorrent は、AIのためのコンピュータを構築する次世代コンピューティングカンパニーです。カナダのトロントに本社を置き、米国ではテキサス州オースティンとシリコンバレーに、グローバルではベオグラードとバンガロールにオフィスを構えます。テンストレントは、コンピュータ・アーキテクチャ、ASIC設計、先進システム、ニューラルネットワークコンパイラの分野の専門家を集めています。.
ジム・ケラー (Jim Keller) | TenstorrentのCEO、ベテランハードウェアエンジニア。入社前はIntelのシリコンエンジニアリンググループのSenior Vice President、Teslaの自動運転と低電圧ハードウェアのVice President、AMDのCorporate Vice PresidentとChief Cores Architect、そしてAppleが買収したP.A. SemiのVice President of EngineeringとChief Architectureを務めていました。数十年にわたり、DEC Alphaプロセッサ、AMD K7/K8/K12、HyperTransport、AMD Zenファミリー、Apple A4/A5プロセッサ、そしてTeslaの自動運転車用チップなど、多数のシリコンデザインプロジェクトを率いた。
プレゼンテーション概要 : Tessent Embedded Analyticsは、シングルコア、マルチコア、ヘテロジニアスSoCアーキテクチャをサポートするシリコンIPとツールで、RISC-Vプロセッサの設計者とユーザを包括的にサポートします。ランコントロール、標準ベースのトレース、構成可能なモニタリングやアナリティクスIP、サポートソフトウェアが幅広く含まれており、高度な組み込みアナリティクスを構築することが可能です。
シーメンス は、シリコンデバッグやブリングアップのためのDFTソリューションや、フォーマル検証手法を適用したRISC-Vインテグリティ検証ソリューション、設計サイクルのシフトレフトを実現する高位設計リューションをはじめ、RTOSやその他の組込みソフトウェア、IP、ツール、サービスを統合し、組込みシステム開発のジャンプスタートを可能にするソリューションなど、包括的なRISC-Vソリューションを提供しています。
藤松 寛士 (Hiroshi Fujimatsu)| テクノロジー・ソリューションズ・セールス, フィールド・アプリケーション・エンジニアールド・アプリケーション・エンジニア, シーメンス
プレゼンテーション概要 : 本講演ではイマジネーションのRISC-V CPUを紹介します。Catapultプロダクトラインや、我々の最初の32bit組込みCPUであるRTXM-2200の詳細について説明し、Catapult SDK(コンパイラ、IDE、デバッグ機能)を紹介します。最後にイマジネーションのRISC-Vインターナショナルへの取り組みについて紹介します。
イマジネーションテクノロジーズ は英国ベースのシリコン及びソフトウェアIPプロバイダーです。イマジネーションが提供するGPU, CPU, AIの技術は優れたPPAを実現し、迅速な市場への投入、トータルコストの低減を可能にします。イマジネーションのIPはスマートフォンや自動車、家電、業務用途等で数十億のユーザーに使われています。
小川 晴彦 (Haruhiko Ogawa) | スタッフフィールドアプリケーションエンジニア
プレゼンテーション概要 : Green Hills Softwareの製品とサービスは、32/64ビットRISC-Vプロセッサを幅広くサポートし、自動車、産業、IoT、軍事/航空宇宙アプリケーション向けの生産に特化したシステムの開発者へ、安全・セキュリティ認証済みのリアルタイムOS、仮想化、高度な開発ツールを提供しています。
Green Hills Software GK | GHSの製品はプラットフォームに依存せず、機能安全の認証を受けたセキュアなリアルタイムOSと組込み開発ソリューションで、ハードウェアとソフトウェアのプラットフォームを非常に幅広くサポートしています。
ライアン小島 （Ryan Kojima）| エンベデッド・ソフトウェア・コンサルタント、Green Hills Software GK / 鈴鹿工業高等専門学校電子情報工学科専攻、卒業後に印刷系自動化システムの設計及び実装にシステムエンジニアとして従事。その後アメリカ合衆国に移り、アプリケーションデザインを中心に開発及びビジネスデベロップメント、チームリーディングに注力。 2018年 Green Hills Software にEmbedded Software Consultantとして入社し、世界中に渡るカスタマーに対して技術サポートを行う。特に日本及びアジア向け市場においては、顧客及びキーパートナーであるルネサスエレクトロニクスと密接に関わっている。
プレゼンテーション概要 : RISC-V内蔵MCU GD32VF103シリーズの概要、開発環境、評価ボード、仕様事例をご説明します。
GigaDevice GigaDeviceは高度なメモリ技術とICソリューションを持つファブレス半導体企業です。同社は2004年にシリコンバレーで設立され、現在、組み込み、コンシューマ、およびモバイル通信アプリケーションなどで使用するための幅広いSPI NORフラッシュ、SPI NANDフラッシュ、センサー、MCUを製造しており、毎年10億個以上の製品が出荷されています。 2019年、GigaDeviceは世界初の32ビットRISC-Vベースの汎用マイコンを発表しました。
影山 賢二 (Kenji Kageyama) はギガデバイスでMCU、ASIC、IP、ダイナミックリコンフィギュアラブルプロセッサ、フラッシュメモリなどの半導体製品の開発、製品企画、マーケティング、セールスに従事してきました。
日本ローターバッハ株式会社 / Lauterbach は、40年以上にわたり組込みソフトウェア開発分野においてデバッグツールを提供しているドイツの企業です。80種以上のコアアーキテクチャに対応しており、ハードウェアアシストデバッグツールのデファクトスタンダードになっています。
香川 貴人 (Takahito Kagawa) | セールスマネージャー / ICEおよびJTAGデバッグツールなどの組込みソフトウェア支援機器の技術サポートおよび営業に20年以上携わる。
プレゼンテーション概要:この度、JSTでは先端的な国際共同研究の公募（最大１億円✕５年間）を開始します。本事業では、先端的な国際共同研究の実施によって、日本の研究者の国際的なトップ研究コミュニティへの参入を支援し、そのネットワークを維持した最新の研究開発への関与、研究交流を通じた次世代のトップ研究者の育成等により国際頭脳循環の推進を目指します。
国立研究開発法人科学技術振興機構（JST）は、科学技術・イノベーション基本計画の中核的な役割を担う機関であり、科学技術の振興を図ることを目的とする国立研究開発法人です。科学技術の振興と社会的課題の解決のために、国内外の大学・研究機関、産業界等と連携した多様な事業を総合的に実施し、社会の持続的な発展と科学技術・イノベーションの創出に貢献していきます。
寺南 智弘 (TomohiroTeraminami) | 科学技術振興機構（JST）/ 副主幹
プレゼンテーション概要 : RISC-Vの柔軟な仕様により、ハードが出来上がる前にソフト開発を行う必要性が高まっています。本講演では、命令追加による性能分析を含め、RISC-V向けソフト開発における仮想PFの活用について紹介します。
Imperas Software Ltd.：Imperasは、RISC-Vプロセッサモデル、ハードウェア設計検証ソリューション、ソフトウェアシミュレーションのための仮想プロトタイプを提供するリーディングカンパニーです。Imperasは、CPUアーキテクチャ、コア、システムIPのオープンソースモデルを推進し、シンプルなシングルコアのベアメタルプラットフォームからSMP Linuxをブートするヘテロジニアスマルチコアシステムまでのプロセッサーリファレンスモデルを提供しています。
イーソルトリニティ株式会社 はイーソル株式会社の100%子会社として2015年に設立されました。ツール、ソリューション、教育の3事業を柱とし、RISC-V、ISO26262、Cyber Securityにフォーカスした活動を行っています。
佐藤 幸晴 (Yukiharu Sato) | イーソルトリニティ株式会社, 営業部, Senior Product Sales / 1987年エルグ株式会社（現：イーソル株式会社）入社。組込み系ソフトウェアエンジニアとして従事、その後ソフトウェア開発の管理職から営業部門に移動。本年よりイーソルトリニティ株式会社（イーソル株式会社の100%子会社）の営業部門に出向して現職。
プレゼンテーション概要 : 前回の2021年の講演以来、EspressifはRISC-Vプロセッサを組み込んだより多くのチップの開発に取り組んでいます。本講演では、概要を説明するとともに、いくつかの設計上の選択について説明します。
Espressif Systems は、2008年に設立された著名な多国籍ファブレス半導体企業です。Wi-FiやBluetooth、低消費電力の”モノのインターネット/ Internet of Things”のマイクロチップやソリューションのパイオニアとして有名です。同社は、安全で信頼性が高く、エネルギー効率の高いソリューションを顧客に提供することに取り組んでいます。
Jeroen Domburg (イェローン・ドンブルグ) は、Espressif Systemsのシニアソフトウェアおよびテクニカルマーケティングマネージャです。20年以上の組込み経験を持ち、EspressifのSoCのソフトウェアとハードウェアの設計プロセスの両方に携わっています。
プレゼンテーション概要 : 長い間、ムーアの法則はデナード・スケーリングやアムダールの法則などに支えられ、多くの苦難を乗り越えてきましたが、それらは終焉を迎え、ムーアの法則はかろうじて生きている状態です。次の困難を乗り越える1つの道が、特定ドメイン（アプリケーション）向けのカスタム・コンピュートです。約20年活用されてきた既製プロセッサIPの代わりに、アプリケーション毎に最適化されたカスタム・プロセッサを利用できるようになったのです。RISC-Vはカスタム・コンピュートの格好の土台です。
コダシップ(Codasip) 本社を独ミュンヘンにおくコダシップは、マイクロプロセッサのアーキテクトとソフトウェアエンジニアの技術を束ね、プロセッサ設計をよりシンプルに、より速く、より安く、民主化するためのツールを提供するという信念のもと2014年に設立。RISC-V ISAはドメイン固有の命令を追加するよう設計されています。貴方のRISC-Vを作りましょう。Codasip RISC-Vプロセッサは20億個以上出荷されています。
明石 貴昭 (Takaaki Akashi) | Codasip Group , ジャパン カントリーマネージャ / 1990年代前半にケイデンス社で日本最初のVerilog-XL FAEとして、Verilog (IEEE std. 1364-1995)標準化、そして2000年代前半にシノプシス社でSystemVerilog (IEEE std. 1800-2005)標準化、UVMの前進であるVMMのエバンジェリスト、JEITA(旧EIAJ)標準化委員として活動し、25年以上日本の半導体設計に関わってきました。
プレゼンテーション概要: NSITEXEでは、プロセッサを中心にした商品をAkariaという名前で展開しております。AkariaのStandard ProcessorとしてRISC-Vコアを用意し、拡張ユニットと組み合わせてDomain Specific Acceleratorを構成します。本講演では、RISC-Vを活用したAkariaの応用事例を紹介致します。
NSITEXE は、2017年に株式会社デンソーからスピンオフして設立された先進的なプロセッサを開発するIPベンダです。機能安全に対応したRISC-VベースのプロセッサIPを開発しています。高効率、高品質な半導体IPにより、幅広いアプリケーションに対応し、次世代の半導体技術の進化に貢献します。
片野 智明 (Tomoaki Katano) | 株式会社エヌエスアイテクス, 事業推進部 製品拡販課, マーケティングマネージャ | 1999年家電メーカ入社し半導体部門に配属後、EDA技術開発、バーチャルプラットフォーム立上げ、システム検証マネジメント、新規事業開拓と半導体ビジネスにおける様々な職能を担当。2016年1月にデンソーへ入社し、半導体企画に従事し、NSITEXEを立上げ、2017年9月設立とともにそこでの活動をスタート。現在はテクニカルマーケティング担当として、当社の技術企画、商品戦略、プロモーションの責任を担う。
IAR は、組込み開発者および世界中の企業が今日必要な製品を開発し明日のイノベーションを創出するための、実証されたソフトウェアツールとサービスを提供します。1983年の創業以来、IARのソリューションは100万例を超える組込みアプリケーション開発において、その品質、信頼性および効率性が実証されてきました。スウェーデンのウプサラに本社を置き、営業とサポートオフィスを世界中に展開しています。
赤星 博輝 (Hiroki Akaboshi) | 車載ソフトウェア開発に２０年以上携わる。モデルベース開発・HILS構築・メータ/HV/エンジンECU開発支援・コーディングルール対応支援・ソフトウェア動作分析など車載ソフトウェア開発の上流から下流まで広く実務経験を有する。IARシステムズではユーザへの技術提案からサポートを実施する。Embedded Workbenchやモデルベース開発について書籍も執筆している。
プレゼンテーション概要：2年前、Googleはオープンソースシリコンエコシステムを構築するための実験を開始しました。2つのオープンソースPDKをリリースし、9つのシャトルを組織した後、私たちが直面した課題とそこから学んだことを短い回顧録として紹介します。
Google believes that open source is good for everyone. By being open and freely available, it enables and encourages collaboration and the development of technology.
Google はオープンソースがすべての人にとって有益であり、 オープンで自由に利用できることにより、コラボレーションとテクノロジーの開発が促進されると考えています
Johan Euphrosine (proppy) (ヨハン・ユーフロシン) は Google Japan で働くデベロッパー リレーションズ エンジニアです。Johan は 12 年前に Google に入社し、さまざまな Google Developer プロダクトの開発者エクスペリエンスの向上に注力してきました。 Johan は昨年ハードウェア ツールチェーン チームに加わり、オープンソース シリコンを中心としたエコシステムの成長に貢献してきました。
プレゼンテーション概要 : GoogleのUniversity Reationsでは、Googleでの大学の研究活動に関連するあらゆることをサポートしており、コンピューターサイエンス二関連する研究をサポートすることに重点を置いています。 Googleが大学との研究関係を築くことを重視する理由と、我々が世界の学術エコシステムをどのようにサポートしているかを紹介します。
Google believes that open source is good for everyone. By being open and freely available, it enables and encourages collaboration and the development of technology.
Google はオープンソースがすべての人にとって有益であり、 オープンで自由に利用できることにより、コラボレーションとテクノロジーの開発が促進されると考えています
繁田 亮 (Ryo Shigeta)｜グーグル (Google Japan)
東京大学 大学院情報理工学系研究科 修士課程を修了後、マイクロソフトに新卒のプログラムマネージャーとして入社し、Office新製品開発に取り組む。その後、東京大学に戻って農業用センサシステムの研究で2018年に博士号を取得、東京大学の特任助教として、スタートアップのSenSprout・天地人と連携して研究に取り組む。2020年2月グーグルに入社、日本における大学連携・共同研究の支援にあたる。
Greg Favor (グレッグ・フェイバー) | 共同設立者兼最高技術責任者（CTO）／ヴェンタナ・マイクロ・システムズ／グレッグ氏は38年にわたり、新興企業や大企業で、x86、PowerPC、ARMv8、そして現在はRISC-Vなど、さまざまなアーキテクチャのマイクロプロセッサのアーキテクトと設計に携わってきた。最近では、高性能RISC-Vプロセッサを開発するVentana Micro Systems社の共同設立者兼CTOを務めている。グレッグ氏は現在、RISC-V Privileged Architecture ISA Committeeの議長でもあり、多くのRISC-Vタスク・グループに積極的に参加している。
Travis Lanier(トラビス・ラニアー) | ヴェンタナ・マイクロ・システムズ(Ventana Micro Systems) マーケティング担当副社長／トラビス・ラニアー氏は、CPU開発で27年以上の経験を持つヴェンタナのマーケティング担当副社長。AMDでキャリアをスタートさせ、K5、K6、Athlonプロセッサに携わる。その後、Arm社に10年以上在籍し、エンジニアリングと製品管理の両方で、BIG.little、NEON、Cortex-A15によるArm社の初期のデータセンターへの取り組み、後の最初の64ビットプロセッサなど、多くの主要技術に携わった。2011年にQualcommに入社し、モバイル、オートモーティブ、データセンターなどの製品ポートフォリオ全体にわたって、CPU、DSP、AI、セキュリティ、コンパイラなど、プロセッサ技術の幅広いポートフォリオの技術ロードマップを管理した。 テキサス大学オースティン校でコンピュータ工学の修士号、ルイジアナ州立大学で電気工学の理学士号を取得。
Presentation Outline :
未来のIoTを実現するAndes RISC-Vコアを紹介。小型・低消費電力コントローラからエッジデバイスでのAI処理実現に適したベクトルプロセッサ、車載機能安全製品にも対応するハイエンドコアを紹介する。
Andes Technology (アンデス・テクノロジー) | 創業18年、RISC-V Internationalの創立プレミア・メンバーであるアンデスは、上場企業（TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099）であり、高性能/低消費電力の32/64ビット組込みプロセッサIPソリューションのリーディング・サプライヤであり、RISC-Vの主流化を牽引しています。
トリトン株式会社 はAndes RISC-V coreの代理店です。幅広いプロセッサラインナップと最新のRISC-Vコアをご提供します。
佐藤 啓昭 (Hiroaki Sato) | トリトン株式会社, シニアアドバイザー / Andes Technologyコアの日本代理店である株式会社トリトンのシニアアドバイザー。先端技術分野やIoTデバイス分野など、CPU普及のバックグラウンドを持つ。特に、先端プロセスノードに基づくCPU実装などのバックエンド経験を持つ。
Tenstorrent は、AIのためのコンピュータを構築する次世代コンピューティングカンパニーです。カナダのトロントに本社を置き、米国ではテキサス州オースティンとシリコンバレーに、グローバルではベオグラードとバンガロールにオフィスを構えます。テンストレントは、コンピュータ・アーキテクチャ、ASIC設計、先進システム、ニューラルネットワークコンパイラの分野の専門家を集めています。
David Bennett (デビッド・ベネット)| TenstorrentのCCOであり、15年以上にわたるハイテク業界での経験を持ち、重要なグローバル地域でのエグゼクティブリーダーとしてのポジションを担っています。NECPCのCEO、レノボ・ジャパンの社長、レノボ・グループの副社長を経て、AMDのコーポレートバイスプレジデント兼OEMアカウント世界担当GM、アジア太平洋・日本担当VPを務める。また、山形大学客員講師、株式会社サンリオ取締役も務める。
Omar Hassen (オマー・ハッセン) | ベンタナ・マイクロ・システムズ(Ventana Micro Systems) 事業開発担当上級副社長／オマー・ハッセン氏は1994年からテクノロジー業界で働いている。1994年にSMCでエンジニアとしてキャリアをスタート。1996年にEntridia Corporationを共同設立。2002年、Broadcomのプロダクトラインマネージャーに就任。2005年、Marvellのビジネス開発シニア・ディレクター。2008年、International Rectifierのエグゼクティブ・ディレクター。2012年、Red Swan Consultingでゼネラルマネージャーを務める。2014年、アプライドマイクロでプロダクトマネジメント担当バイスプレジデントに就任。直近では、2019年からVentana Micro Systemsで事業開発担当上級副社長を務める。南カリフォルニア大学マーシャル・スクール・オブ・ビジネスでMBAを取得し、経営学、管理学、オペレーションズを専攻。また、カリフォルニア州立大学ロングビーチ校でコンピューター工学の理学士号も取得している。
RISC-V International
Mark Himelstein (マーク・ヒメルスタイン) | RISC-V International CTO / RISC-V International以前は、Heavenstone, Inc. それ以前は、Graphite Systems, Inc （EMCが買収）を立ち上げ、エンジニアリング担当副社長兼CTOとして、高集積FLASHメモリーを使用した大規模なアナリティクス・アプライアンスを開発していました。Graphite以前は、Quantum CorpのCTO、Sun MicrosystemsのSolaris開発エンジニアリング担当バイスプレジデント、Apple、Infoblox、MIPSで技術管理職を歴任。ペンシルベニア州のWilkes Universityでコンピューターサイエンスと数学の学士号を、University of California Davis/Livermoreでコンピューターサイエンスの修士号を取得。数多くの技術論文を発表し、多くの特許を取得しているほか、「100 Questions to Ask Your Software Organization」という本の著者でもある。
一般社団法人RISC-V協会 は、オープンなRISC-V、および、RISC-Vをエネーブルするオープンな半導体技術、RISC-Vがエネーブルするオープンなシステム技術を日本国内および周辺諸国に広める活動をしています。
河崎 俊平 (Shumpei Kawasaki) | 一般社団法人RISC-V協会 / 2013年にSHコンサルティングを共同設立しました。彼はRISC-VFPGA / SoCのセキュリティ分野を専門としています。 1990年代に、彼はSegaSaturnとDreamcastビデオゲーム用のCPUとチップセットを共同開発しました。 ARMは、記念碑的に成功した「ARM7TDMI」と「ARM9TDMI」に、彼の「16ビット固定長命令」発明を採用しました。 2000年代、河崎氏は、米国のネットワークルーター、2-5G携帯電話、およびセキュアトークンで使用されるルートオブトラストチップ用の非常に小さいオペレーティングシステム開発を主導しました。
多目的スペース特設ステージ
RISC-Vオープン半導体エコシステム＋先端研究
天野 英晴 氏：RISC-Vオープン半導体エコシステム＋先端研究（ポスターセッション）の紹介、講評、進行をご担当いただきます。
慶應義塾大学 理工学部 情報工学科 天野研究室 は、ムーア以降の時代の新しいコンピュータアーキテクチャを研究しています。 半導体のスケーリングが停止しているので、特別な目的、電力の削減、動的な構造を備えた新しいコンピューターを作成する時が来ました。 彼のチームはシミュレーションを行うだけでなく、実際のLSIチップとボードの作成、システムの構築と検証も行っています。
天野 英晴 (Hideharu Amano) 氏は、慶應義塾大学 理工学部 情報工学科 教授です。 彼は現在、FPGA、スイッチ、RISC-Vが組み込まれたチップを開発しています。1986年に慶應義塾大学から博士号を取得しました。 彼は1989年から1990年までスタンフォード大学の客員助教授でした。電気工学科の相磯英夫教授の下でコンピュータアーキテクチャの研究を開始し、共有メモリ、キャッシュ、スイッチチップ、マルチプロセッサ、再構成可能システム、超並列システム、ルーターチップ、マルチコンテキストデバイス、省電力再構成可能アクセラレータ、ウルトラ -低電力プロセッサ、一貫したアーキテクチャ研究。 アイデアを実証するために実際のシステムを開発および評価するアプローチで知られています。 ヘネシー・パターソンの「定量的アプローチ」を翻訳することに加えて、彼は数多くの学術委員会の役職を歴任してきました。
プレゼンテーション概要 : 宇宙空間や原子力発電所などの放射線の強い場所では，プロセッサには放射線に対する耐性が求められる．既存のプロセッサは放射線に対して極めて脆弱であり，強い放射線環境下では急激に劣化し，故障に至る．
そこで我々は放射線に対する耐性を上げるためにプロセッサの三重化実装に取り組んでいる．本稿ではその設計例を示す．
岡山大学, 工学部情報系学科4年 / 渡邊研究室所属
磯邉 雅人 (Masato Isobe) | 岡山大学工学部情報系学科4年/渡邊研究室所属．現在，耐放射線性能を高めるRISC-Vプロセッサの研究開発に従事．
プレゼンテーション概要 : We realize an FPGA-based quantum simulator working on Qulacs, a quantum computer simulator. The proposed design consists of two distinct parts, FPGA platform Trefoil design through the tool LiteX, an open-source framework for building digital systems on FPGA, and the quantum gate design using High-level Synthesis combined with Hardware Description Language.
Keio’s SQAI group aims to create new AI technology, including quantum machine learning, quantum simulation, and measurement in quantum mechanics. As one of the projects in SQAI, quantum simulation, we attempt to realize a quantum simulation platform that enables everyone to get an approach to quantum behaviors without the restrictions of high-spec hardware.
Kaijie Wei (ウェイ カイジ) | Kaijie Wei received M.Eng. degree in 2020 and Dr.Eng. degree in 2023 from Keio University. He is currently a Project Assistant Professor in the Department of Information and Computer Science, at Keio University. His research interests include deep learning and image processing accelerators and reconfigurable architectures.
プレゼンテーション概要 : In this poster session, we’d like to introduce the Arch Linux RISC-V port which is currently one of the most completed ports among all architecture ports of Arch Linux. With libreoffice, chromium, firefox, box64 and other necessary softwares ported and packaged, users can have a feature-rich experience on RISC-V platforms. We’d also like to mention some important works we’ve contributed to the open source community.
PLCT is committed to becoming a leader in the field of compilation technology, promoting technological innovation in open source toolchains and runtime systems, and possessing the technical and managerial capabilities to lead the development and maintenance of the latest infrastructure.
Ruizhe Pan (パン ルイシェ/ パン ルイゼ)is currently the Chair Intern at the PLCT Arch Linux RISC-V team. He is majoring Computer Science at Zhejiang University. Arranged by felixonmars, the PLCT Arch Linux RISC-V team is devoted to make Arch Linux and its packages accessible for RISC-V.
プレゼンテーション概要：We investigate and study the current status of Quantum Computing, especially the performance of the popular gate model quantum processors. We evaluate their programmability on different cloud platforms, explore their usability with practical quantum algorithms, and test their noisy output fidelity.
The Kondo Lab focuses on domain-specific architectures which are optimized for specific applications such as graph processing and robot intelligence, and computer systems that combine the benefits of classical computing and new computing paradigms such as AI/ML, neuromorphic computing, and quantum computing.
マオ イーカイ (Yikai Mao) received B.S. in Computer Engineering from the Univerisity of Florida in 2018, and M.S. in Electrical & Computer Engineering from the University of California, Davis in 2021. He is currently a Ph.D. student at Keio University researching Quantum Computing and Computer Architecture, advised by Dr. Masaaki Kondo.
プレゼンテーション概要 : 近年の高度化するIoTエンドポイント向けに、プロセッサ及びeFPGA IPを混載したSoCが研究されている. 本研究室では汎用的なRISC-VプロセッサコアとeFPGAを混載したSoCである「SLMLET」を開発し, SLMLETチップの電力評価、I/F評価等を行った.
慶應義塾大学, 理工学研究科, 天野研究室
矢内 洋祐 (YANAI Yosuke) | 慶應義塾大学, 理工学研究科, 天野研究室
プレゼンテーション概要：汎用のプロセッサコアに加えて、特定のワークロードを効率的に処理するための再構成可能ハードウェアを混載したSystem-on-a-Chip(SoC)は、省電力性や低遅延性、高スループット性が求められる.SLMLETは近年開発が進められているRISC-VコアとSLM再構成ロジックで構成されるSoCである。昨年テープアウトされた実機のSLMLETチップを評価するにあたり、テスト環境の整備やソフトウェア開発キットの整備などを行った。
小島 拓也 (Takuya Kojima) | 東京大学, 助教 /
2017年慶應義塾大学理工学部卒.
2019年同大大学院理工学研究科開放環境科学専攻修士課程修了.
2019年より日本学術振興会特別研究員(DC1).
2021年慶應義塾大学大学院理工学研究科開放環境科学専攻博士課程修了.
2021年より現職の東京大学大学院情報理工学系研究科システム情報学専攻助教.
2022年より科学技術振興機構さきがけ研究員を兼任.
プレゼンテーション概要: サイドチャネル解析の研究に用いられる評価ボードは現在更新されておらず、研究者は古い世代のEDAやFPGAでの開発を余儀なくされ、モダンな機能が利用できない等様々な困難が生じている。これに対し次世代サイドチャネル解析評価ボード「SHAMIKO」を提案する。SHAMIKOはモダンなFPGAを搭載し、最新のEDAをサポートする。さらに、完全なオープンソースであり、継続的な設計更新と高い入手性を提供する。
SHAMIKO Project はSASEBO-、SAKURA-シリーズの置き換えとなりうる長期サポートかつオープンソースな次世代FPGAボードであるSHAMIKO（Side-cHannel Attack experiMents and Implements Kindly bOard）の開発を目指す研究グループです。ご質問や参加・スポンサー希望の方がいらっしゃいましたら、ご一報ください。
報告者(presenter): 大原 遼太郎 (Ryotaro Ohara) | 神戸大学, システム情報学研究科, 博士課程3年 / 2016年、都立産業技術高専卒業（準学士）。2018年、豊橋技術科学大学環境生命工学課程卒業（学士）。2021年、神戸大学科学技術イノベーション研究科修了（修士）。2021年から神戸大学システム情報学研究科博士課程在籍。機械学習から信号処理までデジタル・アナログ問わず回路設計に携わっている。現在の研究テーマは非接触環境センシングである。
共著者(co-author)：平田 遼 (Haruka Hirata) | 電気通信大学, 情報学専攻, 博士課程
プレゼンテーション概要：Low power is one of the essential requirements for the Internet of Things (IoT). This study shows the trade-offs of two different RISC-V microprocessor architectures named SERV for the same application, with evaluation criteria including minimum power consumption and area overhead, precisely the effect of the number of registers in the Register File.
The University of Electro-Communications (電気通信大学) is a national university in the city of Chōfu, Tokyo, Japan. It specialises in the disciplines of computer science, the physical sciences, engineering and technology. It was founded in 1918 as the Technical Institute for Wireless-Communications.
Khai-Duy Nguyen (カイ・ズイ・グエン) received the B.Sc. degree in electronics from the University of Science and Technology, The University of Danang, Danang, Vietnam. He is currently a Master student The University of Electro-Communications (UEC), Tokyo, Japan.
プレゼンテーション概要：This poster presents an efficient strategy for attacking the cryptographic RISC-V SoC using the well-known Correlation Power Analysis (CPA) technique. In CPA attacks, the attackers use a power model to predict the power consumption of the device under test. In each model, the effectiveness of an attack depends on the transition factor φ, which is a ratio related to different characteristics of the device’s power consumption. This proposal introduces a solution to estimate the quantity of leakage information by determining the relationship between the SNR and φ. The experimental results show that applying the Switching Distance model brings the highest performance.
The University of Electro-Communications (UEC) is a national university in the city of Chofu, Tokyo, Japan. It specializes in the disciplines of computer science, the physical sciences, engineering, and technology. It was founded in 1918 as the Technical Institute for Wireless-Communications.
Tran Thai Ha (チャン・タイ・ハ) received the B.Sc. degree in electrical and electronic engineering and the M.S. degree in electronic engineering from Le Quy Don Technical University, Hanoi, Vietnam, in 2012 and 2018, respectively. He is currently pursuing the Ph.D. degree in information and network engineering at the University of Electro-Communications (UEC), Tokyo, Japan
プレゼンテーション概要： 本研究では、新しいデータ転送方式としてベクトルレジスタ共有機構を提案し、実装した。評価の結果，RV64GCに比べてベクトルレジスタ共有機構の方がアクセラレータに十分なデータを供給できることが明らかとなった。後の展望として、比較対象としてDMAの実装と比較評価のためのアプリケーションを拡充させていく。
東京農工大学
加藤 倫也 (Michiya Kato)| 東京農工大学大学院工学府知能情報システム工学専攻
筑波大学 理工情報生命学術院
西村 将 (Masaru Nishimura) | 2020年, 熊本高等専門学校 卒業 (準学士)。2022年, 岐阜工業高等専門学校 専攻科修了 (学士)。2022年より筑波大学理工情報生命学術院博士前期課程在籍。主な研究対象はメニーコアプロセッサアーキテクチャ。
多目的スペース特設ステージ
Presentation
Efabless Corporation は、スマート製品向けのオープンイノベーションのハードウェア作成プラットフォームです。私たちのコミュニティは、半導体およびハードウェアシステムのイノベーターが製品のビジョンを市場性のある現実に変えるために必要なカスタマイズされた統合電子回路部品を提供しています。私たちの使命は、エレクトロニクス製品の作成プロセスを民主化し、参加したいすべての人がアクセスできるようにすることです。
Mohamed Kassem (モハメド カセム) は、製品開発のあらゆる側面にオープンコミュニティイノベーションを適用した最初の半導体企業であるefabless.comのCTO兼共同創設者です。
2014年にefablessを立ち上げる前は、モハメッド氏はテキサスインスツルメンツのワイヤレスビジネスユニット内でいくつかの技術的およびグローバルなリーダーシップの地位を占めていました。彼は、単一のSoCに主要な電話機能を前例のない形で統合したことにより、デジタルテレフォニー革命の開始時期の2000年にTIに加わりました。彼は、ワイヤレスアプリケーションプロセッサ用の45nm、28nmアナログおよびミックスドシグナルIP機能の最初の開発を主導しました。モハメド氏は、カナダのオンタリオ州ウォータールー大学で電気工学の修士号を取得しています。
電気通信大学, 電気通信大学, セキュリティ情報学プログラム
内山 一秀 (Kazuhide Uchiyama) | 電気通信大学の学部4年生。情報セキュリティを専攻しており、FPGAで自作CPUの設計を始め、友人の東 佑輝と自作CPUのコミュニティ作りに携わる。また、オープンソースシリコンで使用するツールの日本語ドキュメントを作成等を行っている。
筑波大学 , 理工学群物理学類, 宇宙理論研究室
東 佑輝 (Yuki Azuma)| 筑波大学, 理工学群物理学類, 宇宙理論研究室 / 2022年、東京工業高等専門学校情報工学科卒業。2023年から筑波大学理工学群物理学類在籍。原理を知るためのものづくりが好きで、CPUやOSを自作している。高専5年在籍時、内山一秀と共にOpenMPWシャトルに応募。初のLSI設計を経験した。
ミシガン大学 (EECS) | University of Michigan / Michigan Engineering, Electrical Engineering and Computer Science Department (EECS)
Mehdi Saligane (メディ・サリガン)| ミシガン大学 (EECS), Assistant Research Scientist, Intermittent Lecturer at University of Michigan / Mehdi Saligane は、ミシガン大学の電気工学およびコンピューター サイエンス学部の研究員です。 彼は修士号と 博士号を2011 年にグルノーブル大学で取得し、2016 年にはエクス マルセイユ大学で電気工学およびコンピューター工学の学位を取得しています。 2010 年から 2015 年まで、フランスの ST マイクロエレクトロニクスでリサーチ エンジニアとして勤務し、博士号を取得した後、ミシガン大学のミシガン集積回路研究所に参加しました。 Saligane 博士の現在の研究対象は、低電力でエネルギー効率の高い IC 設計であり、最近ではオープンソース EDA とアナログおよびミックスドシグナル信号 IC 設計の自動化に焦点を当てています。 彼は現在、Analog Working Group の議長、CHIPS Alliance の Technical Steering Committee のメンバー、SSCS のオープン ソース エコシステムの技術メンバーを務めています。
一般社団法人組込みシステム技術協会 (Japan Embedded Systems Technology Association; JASA) は、組込みソフトウエアを含めた組込みシステム技術における応用技術に関する調査研究、標準化の推進、普及及び啓発等を行うことにより、組込みシステム技術の高度化及び効率化を図り、もって我が国の産業の健全な発展と国民生活の向上に寄与することを目的とした組織。RISC-V WGは技術本部のハードウェア委員会に属し、組込みシステムへのRISC-Vの普及をめざす。
小檜山 智久 (Tomohisa Kohiyama) | JASA, 技術本部 ハードウェア委員会 RISC-V WG, 主査 / 東京理科大学大学院理工学研究科修士卒。技術士（電気電子、情報工学、総合技術監理）。1984年に（株）日立製作所マイクロエレクトロニクス機器開発研究所に入社。システム開発研究所の研究部長を経て本社コーポレートシニアスタッフとして全社シン・クライアントシステムを立ち上げた後、無線関係の新事業開拓に従事。現在、（株）日立産機システムの主管技師として現場のDX化に取り組む。JASA RISC-V WG主査。IEEE WCP, IPSJ CITP。チップコレクター。
Red Hat は、コミュニティを活用したアプローチを使用して、高性能のLinux、クラウド、コンテナ、Kubernetesテクノロジーを提供する、エンタープライズオープンソースソリューションの世界有数のプロバイダーです。Red Hatは、受賞歴のあるサポート、トレーニング、およびコンサルティングサービスにより、お客様が環境全体を標準化し、クラウドネイティブアプリケーションを開発し、複雑な環境を統合、自動化、保護、および管理を支援します。
Wei Fu (ウェイ フー) | Linux カーネル/ドライバー、BSP、システム ポーティング、CI ループ、Koji システム、およびディストリビューションに関する組み込み/エンタープライズ/車両の経験を持つオープンソース ソフトウェア開発者です。 ファームウェア (U-boot/arm-TF/UEFI/ACPI/GRUB) に関する豊富な経験もあります。
現在、Fedora/RHEL/CentOS/RHIVOS などの Linux ディストリビューションを研究しており、RISC-V を Fedora Primary Architectures および Automotive に推進することに重点を置いています。
Presentation Outline : RISC-V workstations and servers that are sufficient to support daily office and development are also likely to become popular this year. The characteristics of RISC-V modularization and customization provide new challenges for RISC-V software development. RuyiSDK is a developer toolbox for RISC-V developers developed by the ISCAS. It uses a package system to maintain the software environment required by different RISC-V devices.
The Institute of Software, Chinese Academy of Sciences (ISCAS) is a research base that focuses on the research and development of theories of computer science and leading edge technologies of software. ISCAS was founded on March 1st, 1985.
ウー・ウェイ (Wei Wu) | 中国科学院ソフトウェア研究所, PLCT研究室長 / Wei Wu serves as a member of the TSC of the RISC-V International, chair of RISC-V Infra HC, co-chair of the RVP working group. He is RISC-V Ambassador. Member of the LLVM Foundation Board of Directors. He has made long-term contributions in the open source field and is the leader of the Open Source Development Tools Community (OSDT). It is also one of the core organizers of the CNRV (RISC-V China Community).
