RISC-V Day Tokyo 2026 Spring：未来を拓くオープン規格・AIソフト環境・半導体供給網 | RISC-V 協会

2026年3月5日木曜日9:00-18:00 日本標準時 (UTC+9)▶ 参加登録したい方はこちらをクリック（Peatix）
　▶ 発表（口頭／ポスター）応募はこちら【無料】
▶ スポンサー発表および展示募集

講演

時間写真クリック	発表題目発表概要	発表者経歴
	半導体・デジタル産業戦略の現状と今後の政策動向　2025年、日本の先端半導体プロジェクト「ラピダス」は、2nm世代における先端半導体製造技術について、技術実証の段階に到達した。これは、日本の半導体産業において、先端プロセス技術に関する研究開発および製造基盤整備が一定の進展を示した事例として位置づけられている。　一方、日本の半導体産業の歴史を振り返ると、技術的なイノベーションに成功しながらも、最終的に事業としての持続性や国際競争力の確立に課題を残してきた事例が少なくないことが指摘されてきた。いわゆる「作れること」と「事業として存続すること」の間に存在するギャップは、現在の産業政策においても重要な論点である。　本講演では、経済産業省が公表している「半導体・デジタル産業戦略の現状と今後」に基づき、先端半導体分野における政策上の現状認識と今後の方向性について整理・解説を行う。同資料では、先端技術の研究開発、製造基盤の整備、事業化の取り組みを段階的に進める必要性が示されており、先端プロセスを含む製造技術の実証が重要な節目の一つとして位置づけられている。　技術的な達成そのものを最終目標とするのではなく、事業としての自立性や持続性をいかに確保していくかが重要な課題であるとの認識が、会議資料全体を通じて繰り返し示されている点についても取り上げる。政府としては、国内完結型の産業構造にとどまらず、同盟国・友好国との国際連携を前提とした半導体サプライチェーンの構築を重視しており、設計、製造、装置・材料、人材といった産業エコシステム全体での競争力強化が必要であるとの課題認識が示されている。会議の内容をもとに、「先端技術の確立」と「事業の持続性確保」という二つの軸がどのように整理されているのかを読み解く。（主催者による発表題目と想定アブストラクト）	発表者：後日決定
	AIDCにおける先端半導体設計環境の整備と進行中プロジェクトの計画　本講演では、産業技術総合研究所（AIST）において進められている AIDC（Advanced Integrated Device Consortium）における半導体設計環境の整備状況と、現在進行中の主要プロジェクトの概略について紹介する。 AIDCでは、先端プロセスを見据えたデジタル設計環境の構築や、設計から試作・評価に至る一連のワークフローの確立に向けた取り組みが進められている。本講演では、AIDCが目指す全体像、設計環境整備の考え方、ならびに研究開発の方向性について概念的に解説する。　ウェハ評価を含む最近の進捗を踏まえつつ、日本における先端半導体研究開発基盤の意義と、今後の展望についても触れる。RISC-V をはじめとするオープンアーキテクチャが、将来の半導体設計・研究環境において果たし得る役割について考察する機会としたい。	内山邦男 \| 国立研究開発法人産業技術総合研究所（AIST）AIチップ設計ラボ　ラボ長（招聘上級研究員）　AIチップ設計拠点（AIDC）は、産総研と東大が共同で実施するNEDO事業で、我が国の中小・ベンチャー企業などに、EDAツールや論理エミュレータなどのLSI設計環境や、AIチップ設計フローやSoCプラットフォームなどの共通基盤技術を提供し、我が国のAIチップ開発の加速を目指している。東大浅野キャンパス内に本拠点の整備を進め、2019年10月より試験運用を開始している。　内山邦夫氏は、東工大大学院情報科学科修士卒、博士（工学）。1978年に(株)日立製作所中央研究所に入社。以来、CAD、メインフレーム、マイクロプロセッサ、コンピュータシステムの研究に従事。日立製作所の技師長、理事、技術顧問を経て、現在、産業総合技術研究所の招聘研究員としてNEDO事業/AIチップ設計拠点の拠点長を務める。IEEE／電子情報通信学会フェロー、IEEEコンピュータソサイティ理事。
	オープンコンピュートが拓くAIの未来：チップレット、スケーラブルAI、AI開発環境　生成AIおよび大規模AIモデルの急速な普及により、計算基盤には従来のGPU中心アーキテクチャを超えた柔軟性・拡張性・電力効率が求められている。本講演では、AIアクセラレータを設計する立場から、Tenstorrentが取り組む「オープンなAI計算基盤」の設計思想と、その中でRISC-Vが果たす役割について紹介する。　Tenstorrentでは、AI演算に特化したデータフロー型アーキテクチャと、制御・管理プレーンとしてのRISC-Vを組み合わせることで、スケーラブルかつカスタマイズ可能なAIシステムの構築を目指している。本発表では、なぜx86やARMではなくRISC-Vを選択したのか、チップレットベースの設計や将来の拡張性、セキュリティやConfidential Computingへの対応といった観点から、その設計判断を解説する。　また、ソフトウェアスタック、コンパイラ、ランタイムを含むエコシステム全体を見据えた設計の重要性や、オープン標準がAIハードウェアの進化にもたらす影響についても議論する。RISC-Vを軸としたオープンなハードウェア／ソフトウェア連携が、今後のAI・HPC・データセンター分野にどのような変化をもたらすのか、その将来像を展望する。（主催者による発表題目と想定アブストラクト）	発表者：後日決定 \| Tenstorrent
	AI時代の MIPS：AI・ロボティクス・エッジシステム向けスケーラブルコンピュートIP 　MIPSは、初期のRISCプロセッサアーキテクチャとしての長い歴史を持ち、近年はRISC-VベースのコンピュートIPプロバイダーとして再定義されています。GlobalFoundriesによる買収や各種パートナーシップにより、AIパワーデリバリー、産業用ロボティクス、自動車分野などにおけるリアルタイム・低遅延・省電力の要求に応えるマルチコア／データ移動サブシステムを提供しています。　本講演では、MIPSのRISC-V IPポートフォリオが、スケーラブルCPUおよびAI推論エンジンとしてどのように活用され、特に自律システムやエッジデバイス向けの高効率コンピューティングを実現しているのかを解説します。マルチスレッド・コヒーレント処理要素やアクセラレータ統合といった設計戦略、産業界におけるエコシステム形成の取り組みについても触れ、今後のAI／ロボティクス／エッジコンピュートの展望を示します。（主催者による発表題目と想定アブストラクト）	発表者：後日決定 \| MIPS Technology
	オープンISA時代のデバッグ：TRACE32によるRISC-Vソフトウェアとシステム立ち上げ　自動車の安全制御、産業オートメーション、医療機器などのミッションクリティカル組込みシステムでは、設計の信頼性と正確性が何より重要です。本講演では、ローターバッハの業界標準デバッグ＆トレースプラットフォーム TRACE32® をベースに、複雑なSoCおよび組込みソフトウェア開発のライフサイクル全体を支える手法をご紹介します。　設計初期のRTL検証から最終製品の安全認証に至るプロセスで、ハードウェア・ソフトウェア間の微細な相互作用を可視化し、リアルタイム動作の検証やデバッグを支援する先進的なソリューションを解説します。TRACE32は、RISC-V、ARM、およびマルチコア／異種コアシステムを含む幅広いアーキテクチャに対応し、システム動作の深い洞察を提供しながら実行中のシステムに干渉しないトレースが可能です。また、安全機能の認証取得を容易にするトレース解析技術と認定サポートキットの活用方法についても触れ、信頼性が不可欠な環境での組込み設計の成功に貢献する方法を提示します。	発表者：後日決定 \| 日本ローターバッハ
	チップレット統合を可能にする高性能コネクティビティIPのご紹介【英語】　チップレット技術は、モジュール化されたスケーラブルなアーキテクチャを多様な用途に展開可能にすることで、半導体設計に変革をもたらしています。本セッションでは、AlphawaveのチップレットIPを複数のファウンドリにまたがって統合したリファレンスアーキテクチャを紹介し、迅速な開発と初回シリコン成功を支援する方法を解説する。主な焦点は、マルチダイ統合を可能にする先進的なダイ間（D2D）インターコネクト技術と、スケールアップおよびスケールアウト戦略を支える次世代224G高速コネクティビティ技術です。シリコン実証済みのIPと堅牢なインターコネクト手法を活用することで、設計リスクを低減し、次世代半導体システムにおけるイノベーションを加速する。	ジェニファーリー（Jennifer Lee）\| VP of Sales and Korea/Japan Country Manager, Alphawave Semi 　Jennifer Lee（ジェニファー・リー）氏は、Alphawave Semiの営業担当副社長および韓国・日本地域統括マネージャーです。リー氏は戦略的な顧客対応を主導し、特に韓国市場に重点を置きながら、主要市場での事業成長を推進している。半導体IP分野において20年以上の経験を持ち、設計、フィールドアプリケーションエンジニアリング、グローバル営業など幅広い業務に携わってきた。キャリアの初期にはエンジニアとして活躍し、Lucent Technologiesおよびそのスピンオフ企業であるAgere Systemsで技術スタッフの中でも特に優れた「Distinguished Member of Technical Staff」に昇進した。その後、Virage Logic（Synopsysに買収）、Cadence、Arm、そして現在のAlphawave Semiにおいて、技術営業およびリーダーシップの役割を担ってきた。　リー氏はサウスカロライナ大学でコンピューター工学の修士号を取得。設計志向の考え方と顧客重視の姿勢を融合させ、半導体エコシステム全体において長期的かつ価値重視のパートナーシップを築いている。

チュートリアル

時間写真	講座題目発表概要	発表者経歴
9:00-13:00	『Turing Machine を題材とする自前チップ設計試作』講座： 1930年代に、ゲーデルが「数学の無矛盾な体系でも真偽判定不能な命題が存在する」ことを示し、チューリングが「チューリングマシン（計算機）の停止問題を解くことはできない」ことを証明した。この両者は異なるアプローチで「計算・証明の限界」という共通のテーマを扱った点で、現代コンピュータ科学の基礎を築いた。ゲーデルの定理に触発されたチューリングは、計算の限界（停止問題）を明らかにし、「計算できること」と「証明できること」の限界を結びつけた。　チューリングマシンは、仮想上の計算機で、実用的な計算機を開発することが目的ではなかったが、その停止問題の考察の中で、アルゴリズム（プログラムコード）とデータを同等に扱う概念からノイマンが着想を得て、プログラム（命令）とデータを同じ記憶装置に保存し、中央処理装置（CPU）がこれらを逐次的に読み出して実行するコンピュータの基本設計を考案し、現代のコンピュータ技術の礎を築いた。　本講座ではまず、完全チューリングマシンのアーキテクチャの一例を取り上げ、その命令体系を解説し、対応するコンパイラ（アセンブラ）と命令シミュレータを立ち上げ、数値演算、文字処理、ゲームに至るさまざまなアルゴリズムを実行できることを体験する。　そして、そのアーキテクチャを具体的に論理設計した内容を紹介し、RTL 設計から GDSII 生成までの ASIC 開発フローを実践的に追体験する。ここでは、Tiny Tapeoutという、オープンソースの設計ツール（OpenROAD / LibreLane）を使い、安価（数万円程度）で実際にシリコンチップを製造できる、初心者向けの半導体設計・製造プラットフォームを使って、Skywater社の130nmプロセスチップのテープアウトデータを作成する。これにより、受講者には計算の原点であるチューリングマシンチップを、現代のオープンソース・シリコン環境で実装する。　受講者は、以下を習得する：(1) チューリングマシンのアーキテクチャとその RTL 設計　(2) OpenROAD / LibreLane を用いた論理合成・自動配置配線・タイミング解析・DRC/LVS 検証・Tiny Tapeout に提出可能なレイアウトデータGDSII の生成プロセス (3) オープンソースEDAとオープンPDKを活用した「自前チップ試作」の実際当日は、個人 PC（x64 Windows 11 + WSL2）を持参していただき、会場にてWSL イメージを導入して作業を進める。	圓山宗智（まるやま　むねとも） Click for Preview Material 圓山宗智（まるやま・むねとも）氏は、長年にわたりマイクロコントローラ（MCU）や SoC をはじめとする半導体デバイスの設計・開発に従事してきた技術者である。 1986 年に日立製作所に入社し、当初は SH 系マイコンの開発に携わった。その後ルネサステクノロジやベンチャー企業、大手半導体メーカーにおいて、画像処理用 SoC、各種 MCU、および関連半導体デバイスの開発全般を統括した。現在も現役でマイコン製品の設計に取り組んでいる。圓山氏はオープンソース RISC-V CPU コア “mmRISC” シリーズを個人で開発・公開し、RISC-V やオープンハードウェア設計の普及に貢献しています。また、技術記事や多数の書籍・雑誌記事を執筆しており、教育・普及活動にも積極的である。

ハーバード大学・歴史科学機器コレクション「Go Ask Alice」展（2012年）に展示されたチューリング・マシン実機モデル。抽象計算モデルであるチューリング・マシンの動作原理を可視化するために制作された教育用展示装置。
写真提供：GabrielF／Wikimedia Commons（CC BY-SA 3.0）

アラン・チューリング（1911-1954）写真提供：Elliott & Fry（1951年撮影）出典：Wikimedia Commons（File:Alan Turing (1951) (crop).jpg）Public Domain

過去のRISC-V Dayからの映像

時間写真クリック	発表題目発表概要	発表者経歴
	半導体・デジタル産業戦略の現状と今後の政策動向　2025年、日本の先端半導体プロジェクト「ラピダス」は、2nm世代における先端半導体製造技術について、技術実証の段階に到達した。これは、日本の半導体産業において、先端プロセス技術に関する研究開発および製造基盤整備が一定の進展を示した事例として位置づけられている。　一方、日本の半導体産業の歴史を振り返ると、技術的なイノベーションに成功しながらも、最終的に事業としての持続性や国際競争力の確立に課題を残してきた事例が少なくないことが指摘されてきた。いわゆる「作れること」と「事業として存続すること」の間に存在するギャップは、現在の産業政策においても重要な論点である。　本講演では、経済産業省が公表している「半導体・デジタル産業戦略の現状と今後」に基づき、先端半導体分野における政策上の現状認識と今後の方向性について整理・解説を行う。同資料では、先端技術の研究開発、製造基盤の整備、事業化の取り組みを段階的に進める必要性が示されており、先端プロセスを含む製造技術の実証が重要な節目の一つとして位置づけられている。　技術的な達成そのものを最終目標とするのではなく、事業としての自立性や持続性をいかに確保していくかが重要な課題であるとの認識が、会議資料全体を通じて繰り返し示されている点についても取り上げる。政府としては、国内完結型の産業構造にとどまらず、同盟国・友好国との国際連携を前提とした半導体サプライチェーンの構築を重視しており、設計、製造、装置・材料、人材といった産業エコシステム全体での競争力強化が必要であるとの課題認識が示されている。会議の内容をもとに、「先端技術の確立」と「事業の持続性確保」という二つの軸がどのように整理されているのかを読み解く。（主催者による発表題目と想定アブストラクト）	発表者：後日決定
	AIDCにおける先端半導体設計環境の整備と進行中プロジェクトの計画　本講演では、産業技術総合研究所（AIST）において進められている AIDC（Advanced Integrated Device Consortium）における半導体設計環境の整備状況と、現在進行中の主要プロジェクトの概略について紹介する。 AIDCでは、先端プロセスを見据えたデジタル設計環境の構築や、設計から試作・評価に至る一連のワークフローの確立に向けた取り組みが進められている。本講演では、AIDCが目指す全体像、設計環境整備の考え方、ならびに研究開発の方向性について概念的に解説する。　ウェハ評価を含む最近の進捗を踏まえつつ、日本における先端半導体研究開発基盤の意義と、今後の展望についても触れる。RISC-V をはじめとするオープンアーキテクチャが、将来の半導体設計・研究環境において果たし得る役割について考察する機会としたい。	内山邦男 \| 国立研究開発法人産業技術総合研究所（AIST）AIチップ設計ラボ　ラボ長（招聘上級研究員）　AIチップ設計拠点（AIDC）は、産総研と東大が共同で実施するNEDO事業で、我が国の中小・ベンチャー企業などに、EDAツールや論理エミュレータなどのLSI設計環境や、AIチップ設計フローやSoCプラットフォームなどの共通基盤技術を提供し、我が国のAIチップ開発の加速を目指している。東大浅野キャンパス内に本拠点の整備を進め、2019年10月より試験運用を開始している。　内山邦夫氏は、東工大大学院情報科学科修士卒、博士（工学）。1978年に(株)日立製作所中央研究所に入社。以来、CAD、メインフレーム、マイクロプロセッサ、コンピュータシステムの研究に従事。日立製作所の技師長、理事、技術顧問を経て、現在、産業総合技術研究所の招聘研究員としてNEDO事業/AIチップ設計拠点の拠点長を務める。IEEE／電子情報通信学会フェロー、IEEEコンピュータソサイティ理事。
	オープンコンピュートが拓くAIの未来：チップレット、スケーラブルAI、AI開発環境　生成AIおよび大規模AIモデルの急速な普及により、計算基盤には従来のGPU中心アーキテクチャを超えた柔軟性・拡張性・電力効率が求められている。本講演では、AIアクセラレータを設計する立場から、Tenstorrentが取り組む「オープンなAI計算基盤」の設計思想と、その中でRISC-Vが果たす役割について紹介する。　Tenstorrentでは、AI演算に特化したデータフロー型アーキテクチャと、制御・管理プレーンとしてのRISC-Vを組み合わせることで、スケーラブルかつカスタマイズ可能なAIシステムの構築を目指している。本発表では、なぜx86やARMではなくRISC-Vを選択したのか、チップレットベースの設計や将来の拡張性、セキュリティやConfidential Computingへの対応といった観点から、その設計判断を解説する。　また、ソフトウェアスタック、コンパイラ、ランタイムを含むエコシステム全体を見据えた設計の重要性や、オープン標準がAIハードウェアの進化にもたらす影響についても議論する。RISC-Vを軸としたオープンなハードウェア／ソフトウェア連携が、今後のAI・HPC・データセンター分野にどのような変化をもたらすのか、その将来像を展望する。（主催者による発表題目と想定アブストラクト）	発表者：後日決定 \| Tenstorrent
	AI時代の MIPS：AI・ロボティクス・エッジシステム向けスケーラブルコンピュートIP 　MIPSは、初期のRISCプロセッサアーキテクチャとしての長い歴史を持ち、近年はRISC-VベースのコンピュートIPプロバイダーとして再定義されています。GlobalFoundriesによる買収や各種パートナーシップにより、AIパワーデリバリー、産業用ロボティクス、自動車分野などにおけるリアルタイム・低遅延・省電力の要求に応えるマルチコア／データ移動サブシステムを提供しています。　本講演では、MIPSのRISC-V IPポートフォリオが、スケーラブルCPUおよびAI推論エンジンとしてどのように活用され、特に自律システムやエッジデバイス向けの高効率コンピューティングを実現しているのかを解説します。マルチスレッド・コヒーレント処理要素やアクセラレータ統合といった設計戦略、産業界におけるエコシステム形成の取り組みについても触れ、今後のAI／ロボティクス／エッジコンピュートの展望を示します。（主催者による発表題目と想定アブストラクト）	発表者：後日決定 \| MIPS Technology
	オープンISA時代のデバッグ：TRACE32によるRISC-Vソフトウェアとシステム立ち上げ　自動車の安全制御、産業オートメーション、医療機器などのミッションクリティカル組込みシステムでは、設計の信頼性と正確性が何より重要です。本講演では、ローターバッハの業界標準デバッグ＆トレースプラットフォーム TRACE32® をベースに、複雑なSoCおよび組込みソフトウェア開発のライフサイクル全体を支える手法をご紹介します。　設計初期のRTL検証から最終製品の安全認証に至るプロセスで、ハードウェア・ソフトウェア間の微細な相互作用を可視化し、リアルタイム動作の検証やデバッグを支援する先進的なソリューションを解説します。TRACE32は、RISC-V、ARM、およびマルチコア／異種コアシステムを含む幅広いアーキテクチャに対応し、システム動作の深い洞察を提供しながら実行中のシステムに干渉しないトレースが可能です。また、安全機能の認証取得を容易にするトレース解析技術と認定サポートキットの活用方法についても触れ、信頼性が不可欠な環境での組込み設計の成功に貢献する方法を提示します。	発表者：後日決定 \| 日本ローターバッハ
	チップレット統合を可能にする高性能コネクティビティIPのご紹介【英語】　チップレット技術は、モジュール化されたスケーラブルなアーキテクチャを多様な用途に展開可能にすることで、半導体設計に変革をもたらしています。本セッションでは、AlphawaveのチップレットIPを複数のファウンドリにまたがって統合したリファレンスアーキテクチャを紹介し、迅速な開発と初回シリコン成功を支援する方法を解説する。主な焦点は、マルチダイ統合を可能にする先進的なダイ間（D2D）インターコネクト技術と、スケールアップおよびスケールアウト戦略を支える次世代224G高速コネクティビティ技術です。シリコン実証済みのIPと堅牢なインターコネクト手法を活用することで、設計リスクを低減し、次世代半導体システムにおけるイノベーションを加速する。	ジェニファーリー（Jennifer Lee）\| VP of Sales and Korea/Japan Country Manager, Alphawave Semi 　Jennifer Lee（ジェニファー・リー）氏は、Alphawave Semiの営業担当副社長および韓国・日本地域統括マネージャーです。リー氏は戦略的な顧客対応を主導し、特に韓国市場に重点を置きながら、主要市場での事業成長を推進している。半導体IP分野において20年以上の経験を持ち、設計、フィールドアプリケーションエンジニアリング、グローバル営業など幅広い業務に携わってきた。キャリアの初期にはエンジニアとして活躍し、Lucent Technologiesおよびそのスピンオフ企業であるAgere Systemsで技術スタッフの中でも特に優れた「Distinguished Member of Technical Staff」に昇進した。その後、Virage Logic（Synopsysに買収）、Cadence、Arm、そして現在のAlphawave Semiにおいて、技術営業およびリーダーシップの役割を担ってきた。　リー氏はサウスカロライナ大学でコンピューター工学の修士号を取得。設計志向の考え方と顧客重視の姿勢を融合させ、半導体エコシステム全体において長期的かつ価値重視のパートナーシップを築いている。