時間
写真
クリック

発表題目
発表概要

発表者
経歴

大ホール
9:40-10:00

開会の辞：半導体・デジタル産業戦略とRISC-Vエコシステムの現在地　
　AI、クラウド、データセンター、組込み、自動車といった幅広い応用分野において、計算基盤の主導権とサプライチェーンの確保は経済安全保障上の重要課題となっており、RISC-Vエコシステムはその中核的選択肢として急速に存在感を高めつつある。本開会の辞では、政策と技術コミュニティの接点を明確にし、本日の議論が日本の産業競争力と計算主権の確立に向けた具体的な一歩となることを位置付けたい。

一般社団法人RISC-V協会

大ホール
10:00-10:20

招待講演: 半導体・デジタル産業戦略の現状と今後の政策動向
半導体は、DX・GXの観点で極めて重要となるキーテクノロジーであり、経済産業省では2021年に「半導体・デジタル産業戦略」を策定した。その後も、半導体・デジタル産業戦略検討会議を継続的に開催してきたところ。本講演では、最新の半導体・デジタル産業戦略を元に、具体的な戦略・取り組みのうち、主に半導体関連の概要について紹介する。

齋藤 尚史（さいとう　ひさし）| 経済産業省　商務情報政策局　情報産業課　総括補佐 博士（工学）
技術開発と産業振興を統合的に推進する姿勢で、日本の半導体・電子産業の再興に取り組んでいる。民間企業において約10年にわたり半導体の研究開発に従事し、製造およびプロセス技術の分野で豊富な実績を持つ。2021年に経済産業省へ入省し、以降は半導体・デジタル産業戦略の策定や、国内外の製造拠点誘致、半導体技術開発支援など、日本の半導体産業政策の中核を担っている。

大ホール
10:30-11:00

招待講演：「RISC-VサーバSoC仕様」（Server SoC Specification）の現状
　近年のデータセンター・サーバーには、計算基盤としての、信頼性（Reliability）、可用性（Availability）、保守性（Serviceability）、セキュリティ、性能保証といった要件が求められる。本講演では、RISC-Vがデータセンター規模のサーバ市場へ展開するための「標準化されたサーバ基盤」の全体像と、その技術的意義を解説する。「RISC-VサーバSoC仕様」の目的は、OSおよびハイパーバイザベンダが「単一のバイナリOSイメージ」をRISC-Vサーバ上でそのまま起動・動作させる環境を実現することだ。すなわち、サーバSoCにおいて差異や独自実装が不要な領域について、ハードウェアインタフェースと機能要件を標準化し、ソフトウェア互換性と移植性を高めることを目指す。本仕様はサーバプラットフォーム仕様全体の一要素として位置づけられ、UEFI/ACPIなどのブート・ランタイムサービス、セキュリティモデル、プラットフォームファームウェア、BMCを含む管理機構と組み合わせることで、完全なRISC-Vサーバプラットフォーム標準を形成する。講演では、クロック／タイマ／割込み制御、RISC-V IOMMUによるDMA保護と仮想化支援、PCIeサブシステム統合ルール、RAS（信頼性・可用性・保守性）エラーレコード標準、QoS（品質保証）によるノイジーネイバー問題の緩和、さらにAIサーバを遠隔管理するための業界共通API（Redfish）、サーバ管理のための共通仕様（PLDM= Platform Level Data Model）、管理通信プロトコル（MCTP = Management Component Transport Protocol）など、サーバに不可欠な領域を幅広く紹介する。

 ヴェドヴィヤス・シャンボーグ（Vedvyas Shanbhogue）| 半導体エンジニア | 米メタ（旧Facebook） | RISC-V命令セット セキュリティ・水平技術委員会 副議長、コンフィデンシャル・コンピューティングSIG/TG 議長（RISC-Vインターナショナル）
ヴェドは、Metaにおいてデータセンター向けコンピュート基盤を開発する半導体アーキテクトである。RISC-Vおよびx86命令セットアーキテクチャにおけるセキュリティ、仮想化、電力管理、新命令拡張など、クラウドおよびAIインフラに不可欠な領域を担当する。特に、秘密計算（Confidential Computing）を支えるハードウェアセキュリティ技術や、PCIe Integrity and Data Encryption（IDE）、IOMMU、VT-x／VT-d、KVMやXenなどの仮想化スタックの統合に知見を持つ。2021年からはRISC-VスタートアップのRivos Inc.にてMember of Technical Staffとして次世代CPUおよびAIデータセンタシステム基盤の開発に従事。2025年のMetaのRivos買収に伴いMetaに参画。Intelに21年在籍し、Sr. Principal EngineerとしてIntel Control-flow Enforcement Technology（CET）やTrust Domain Extensions（TDX）など、プロセッサの信頼性と隔離性を高める先端セキュリティ機構の設計をリードした。また、VMFUNC、EPT-switching、#VE、HLATなど高度な仮想化拡張や、機能安全（Functional Safety）を考慮したマイクロアーキテクチャ設計にも携わった。ヴェドは、ハードウェアに加えシステムソフトウェア領域でも、LinuxおよびWindowsドライバ開発、ネットワークプロセッサのマイクロコード設計、通信インフラ向け高可用性ミドルウェア、SS7やGSMなどの通信プロトコル実装にも従事した。CPU設計からOS・仮想化基盤、ネットワーク、メディア処理（MPEG-TS、RTP、H.264）に至るまで、ハードウェアとソフトウェアを横断するフルスタック視点で次世代コンピューティングプラットフォームを推進する技術リーダーである。

大ホール
11:00-11:30

招待講演：AI・クラウド時代の信頼基盤 ― RISC-V Confidential Computingによる安全な大規模データ分析
　秘匿計算（Confidential Computing）は、単なる追加的セキュリティ機能ではなく、次世代データセンター市場への参入条件そのものである。実行中データ保護／隔離実行技術に代表される秘匿計算は適切なハードウェア機構を持たせれば、10％程度の計算量オーバーヘッドで実現可能である。
　本講演では、次世代AIクラウド基盤を支えるRISC-Vサーバプラットフォームとして秘匿計算の包括的整備について解説する。RISC-Vでは、特権命令セットや仮想化拡張（Hypervisor Extension）、先進割込アーキテクチャAIA（Advanced Interrupt Architecture）、IOMMUといった基盤技術に加え、OS特権領域の分割・隔離拡張（Supervisor Domains Extension）およびCoVE（Confidential VM Extension）ABI（Application Binary Interface）の策定が進行しており、ホストOSやハイパーバイザから隔離されたTEE Virtual Machine（TVM）の実現を可能としている。さらにCPUとデバイス（GPU/NIC/SSD）がPCIeで通信するとき通信内容が盗聴・改ざんされないようにするPCIe IDE（Integrity and Data Encryption）やCPU（ホスト）とデバイス（GPU/NIC）が認証し合うためのプロトコル（SPDM = Security Protocol and Data Model）やConfidential VMにPCIeデバイスを割り当てるためのPCIe標準プロトコル（TDISP = TEE Device Interface Security Protocol）を用い安全にAIアクセラレータを直接割り当て、Root-of-Trustに基づくリモートアテステーション、オープンセキュリティシリコンによる相互運用性向上などを実現する。

ラビ サヒタ（Ravi Sahita）| セキュリティエンジニア | 米メタ（旧Facebook） | RVIセキュリティ・水平技術委員会 副議長、コンフィデンシャル・コンピューティングSIG/TG 議長（RISC-V International）
ラビは、コンピュータセキュリティ、命令セットアーキテクチャ（ISA）、オープンソースのシステムソフトウェア、仮想化、プラットフォーム設計、分散システムにおける技術リーダーである。安全なシステム開発の研究・設計から実装・製品化に至るまでの全フェーズに精通しており、ソフトウェアABI、セキュリティモデル、ネットワークセキュリティ、QoSなどに関する標準仕様の策定にも携わった。FIPS（NIST）セキュリティ認証への実務経験を持ち、XenやKVM/Linuxなど仮想化基盤のオープンソース実装にも関与した。技術論文や業界標準仕様（RVI、IETF、TCGなど）の執筆者である。ラビは、ソフトウェアからプロセッサ、チップセット、デバイスにまたがるプラットフォームセキュリティアーキテクチャに深い専門性を持ち、秘密計算（Confidential Computing）領域におけるデータセンター規模のプロジェクト（RISC-V CoVE、OpenTitan、Intel TDXなど）をリードした。Intel CETによるROP防御や、Intel VT-xにおけるVMイントロスペクションISAの定義、ゲスト実行時整合性を守る初のセキュリティハイパーバイザ（Deepsafe）の実装、Intel vProのシステム防御機能など、先端的なセキュリティ技術の実現に貢献した。近年は、プライバシーに配慮したAI学習・推論基盤の保護や、敵対的機械学習への対策といった領域にも取り組んでいる。240件を超える特許を保有する。

大ホール
11:40-12:10

オープンコンピュートが拓くAIの未来：チップレット、スケーラブルAI、AI開発
Tenstorrentでは、AI演算に特化したデータフロー型アーキテクチャと、制御・管理プレーンとしてのRISC-Vを組み合わせることで、スケーラブルかつカスタマイズ可能なAIシステムの構築を目指している。また、ソフトウェアスタック、コンパイラ、ランタイムを含むエコシステム全体を見据えた設計の重要性や、オープン標準がAIハードウェアの進化にもたらす影響についても議論する。（発表題目とアブストラクトは主催者作成）

中野 守（なかの まもる）| テンストレント・ジャパン株式会社　代表取締役社長
2023年1月の同社設立以来、同社の日本市場における事業展開と組織構築を牽引している。テンストレント入社以前、英グラフコア（Graphcore）日本法人のカントリーマネージャーとして、セールス・マーケティング・顧客エンゲージメントを統括した。さらにその前は、米クレイ（Cray Inc.）の日本法人代表として約16年間にわたりHPC事業を率い、アジア地域での成長を推進。HP社では、アジア全域におけるHPCおよびLinuxビジネスのゼネラルマネージャーを務めるなど、長年にわたり高性能計算・クラウドインフラ領域の第一線で活躍してきた。

大ホール
12:20-12:40

AI時代の MIPS：AI・ロボティクス・エッジシステム向けスケーラブルコンピュートIP
　MIPSは、初期のRISCプロセッサアーキテクチャとしての長い歴史を持ち、近年、RISC-VベースのコンピュートIPプロバイダーとして再統合された。GlobalFoundriesによる買収や各種パートナーシップにより、AIパワーデリバリー、産業用ロボティクス、自動車分野などにおけるリアルタイム・低遅延・省電力の要求に応えるマルチコア／データ移動サブシステムを提供できるようになった。本講演では、MIPSのRISC-V IPが、スケーラブルCPUおよびAI推論エンジンとしてどのように活用されているのかを解説する。（発表題目とアブストラクトは主催者作成）

MIPS, a business unit of GlobalFoundries

大ホール
14:00-14:30

現代のAI応用に向けたスカラー・ベクトル・行列演算のスケーリング
本講演では、AI応用に向けたRISC-Vコンピューティングの進展について、SiFiveの視点から紹介する。近年のプロセッサ・アーキテクチャおよびシステム統合における技術的な進歩を踏まえつつ、幅広いAI実行環境における主要な技術課題と今後の可能性について概観する。（発表題目とアブストラクトは主催者作成）

近藤 芳人 | CEO, サイファイブ ジャパン（米国）
近藤芳人氏は、米国SiFiveの日本法人であるサイファイブ ジャパン（SiFive Japan）のCEOを務める半導体業界のリーダーである。1990年にソニー株式会社へ入社し、メディアプロセッサをはじめとするシステムLSI開発に従事した。2019年から株式会社DTSインサイトへ移り、SiFiveの日本市場における代理店業務や技術支援にも関与した。2022年10月にSiFive Japanへ参画し、フィールドアプリケーション領域を含む技術支援を担当したのち、同社の代表となりRISC-Vプロセッサの普及と事業拡大を推進している。

大ホール
14:40-15:10

RISC-Vチップ設計が駆動するアプリケーション加速の実装展開
本講演では、晶心科技（Andes Technology）のRISC-VプロセッサIPを起点としたシステム設計が、アプリケーションの加速と実装の現場への展開をどのように支えているかを概観する。あわせて、5G、人工知能、データセンター、スマートデバイス、IoT、マイクロコントローラ、車載・組込み分野など、幅広い応用領域におけるRISC-V活用の可能性と今後の展望について紹介する。

アンデス テクノロジーズ

大ホール
15:20-15:50

Rapidusにおける2nmプロセス向け標準セルライブラリー開発と設計基盤整備
スタンダードセルは、論理ゲート1個から10数個程度で構成される小規模な基本回路であり、数百種類以上のセルをそろえたライブラリーが整備されて初めてSoC設計が可能となる。セルライブラリーにはEDAツールで利用される各種モデルやビュー（電気特性モデル、論理シミュレーション用HDLモデル、配置配線用LEF/DEFやGDS-IIなど）が必要である。ユーザー向けライブラリーについてはサードパーティー（Synopsys）に開発を委託する一方で、社内での検討・検証や外部ライブラリー評価のために自社開発のライブラリーも整備している。（発表題目とアブストラクトは主催者作成）

鶴崎 宏亀 | ラピダス株式会社　エンジニアリングセンター 設計技術統括部 ディレクター

大ホール
16:00-16:20 

RISC-Vのデバッグ＆トレースソリューションTRACE32
RISC-Vは組込み機器から高性能SoCまで幅広い分野で採用が進み、マルチコア化等のシステムの複雑化に対応した開発環境の重要性が増している。本講演ではRISC-Vシステムにおける高度なデバッグ＆トレースの最新動向を紹介する。非侵襲な観測、マルチコア同期デバッグ等、複雑な不具合解析に必要な包括的なTRACE32のデバッグソリューションがどのように貢献できるかを解説する。

毛利　裕二 |  日本ローターバッハ株式会社（ドイツ）代表取締役　
 毛利裕二氏は、独Lauterbach社の日本法人、日本ローターバッハ株式会社の代表取締役を務める。これまで日立製作所やルネサスエレクトロニクスなど、日本の主要半導体・組込み業界において開発・技術支援に携わり、長年にわたりSoC／組込みシステムの設計・デバッグ領域で経験を積んできた。Lauterbachで、毛利氏は日本市場における事業展開と顧客支援を統括し、マルチコアSoCやRISC-Vなど複雑化する次世代システムに対して、非侵襲トレースや同期デバッグといった先進技術による開発効率向上を推進している。

大ホール
16:30-16:50
20分

RISC-Vを活用したカスタムAIアクセラレータ開発事例
弊社にて開発中のFPGA向けのカスタムAIアクセラレータについて、RISC-V の果たした役割と、RISC-V のオープンアーキテクチャだからこそ生まれたカスタマイズの柔軟性について、実例をもとに紹介する。

フューチャー株式会社

大ホール
17:00-17:20

RISC-V開発を支えるICEデバッグ環境：実機開発で必要なツールと現場課題
本セッションでは、RISC-Vソフトウェア開発で直面する典型的な課題（初期ブート、RTOSデバッグ、トレース解析など）を取り上げ、ICEを活用した実践的な開発・検証手法を紹介します。RISC-Vの産業導入が進む中で、開発現場にとって最も重要なのは「実機を効率よく立ち上げ、解析できる開発環境」です。DTSインサイトはRISC-V対応のICE（インサーキット・エミュレータ）製品を通じて、組込み開発者向けのデバッグ・トレース環境を提供しています。

DTSインサイト株式会社（英語表記：DTS INSIGHT Corporation）

大ホール
17:20-17:40

閉会の辞：RISC-Vを活用した我が国のデジタル分野の復興について　
　我が国のデジタル分野は、クラウド基盤、AI計算資源、サーバ中核技術において海外依存が強く、データセンター技術の輸入構造が産業競争力とデジタル主権の制約となっている。RISC-Vはオープンなエコシステムを通じて、標準化と実装能力を国内に取り込み得る数少ない戦略的機会であり、半導体・デジタル産業基盤の再構築に向けた重要な柱となり得る。
　閉会にあたり、本日の議論を政策・標準化・実装・人材育成の接点として再整理し、産官学が連携してRISC-Vエコシステムを我が国に根付かせることが、デジタル分野の復興と次世代産業競争力の確立に不可欠であることを確認したい。

一般社団法人RISC-V協会