写真

時間

9:40-10:00

10:00-10:20

10:30-10:50

16:50-17:20

オープンアーキテクチャ技術・ライトニングトーク

① オープンソース活用によるRISC-V チップの開発
② CHERI ALLIANCE 201
③ ほか

①　中島 伸盛 | 株式会社 日立産業制御ソリューションズ(HiICS)  デジタル基盤ソリューション本部 セミコンダクタ第一設計部

② 明石 貴昭 | Country Manager – Japan, Codasip GmbH（ドイツ）

閉会の挨拶

セキュリティ101 | 須崎有康｜情報セキュリティ大学院大学
RISC-Vをベースとして開発されているTEE(Keystone, CoVEなど)やRoot of Trust(Titan, Caliptraなど)の技術について概観する。
これらの技術はハードウェアで機能を開発するのみではなく、活用するソフトウェアも信頼できる必要があり、Remote Attestationを通じた外部からの検証も必要となる。
既に商用のTEEとしてはArm TrustZone, Intel SGX, TDX, AMD SEV-SNPなど、Root of TrustとしてはAMD Secure Processor (AMD-SP）が出ているがそれらとの比較も行う。

実運用に耐えるエージェントAIループの設計 ― ロボティクスを視野に入れた実システム信頼性を担保する実践的AIフレームワーク | チラーグ・アグラワル（Chirag Agrawal）| アマゾン・ドットコム社（Amazon.com, Inc.）（米国ワシントン州シアトル）
エージェント型AIシステム（Agentic AI Systems）とは、推論・計画・ツール呼び出し・結果評価・反復処理を自律的に行い、目標達成まで閉ループで動作するプログラムである。しかし、このようなシステムを実運用レベルに仕上げるためには、レイテンシ・コスト・プライバシー・信頼性といった複数の側面にわたる工学的規律が求められる。本講演では、大規模にエージェントAIループを設計・展開するための実践的フレームワークを提示する。特に、ReAct（Reason + Act）パラダイムが堅牢なツールベースエージェントやマルチエージェント協調をいかに実現するかを解説し、ツールルーティングポリシー、コンテキスト圧縮、オンデバイス検索技術など、プライバシーと性能の両立を支える手法に焦点を当てる。また、クラウドベースAIの応答性やデータ保護に限界が見え始める中、RISC-Vベースおよびチップレット駆動型プラットフォームがローカル自律性の新たな地平を開いていることを論じる。これにより、知的エージェントはエッジデバイスやロボティクスシステム上で直接推論・学習・動作することが可能となる。参加者は、クラウド・エッジ・ロボティクス領域を横断して持続可能かつ自己改善型のAIエージェントを構築するためのエンジニアリング設計指針と運用上の枠組みを得るとともに、RISC-Vのようなオープンハードウェアが次世代のスケーラブルで信頼性の高いAIインフラをいかに支えるかについての洞察を得ることができる。

RISC-V CPUチップ評価の実践と再現性検証— FPGA・Open MPWによるJASAオープンプラットフォーム開発  |  小林 正隆 | 一般社団法人 組込みシステム技術協会（JASA）RISC-V WGメンバー | 株式会社 日立産業制御ソリューションズ(HiICS)  デジタル基盤ソリューション本部 セミコンダクタ第一設計部
JASA RISC-V WG は、オープンな仕様で会員が自由に活用できるRISC-Vプラットフォームの整備を通じて、組込み分野での普及と実装力の底上げを進めている。本評価は、FPGAおよびオープンMPW（eFabless）フローを用いて、RISC-V CPUサブシステムの再現性・移植性・検証性を段階的に確認する取り組みである。まず、LiteX + RocketChip を用いたArty A7-100T上での64bit Linux起動（SoC化・ビルド手順・環境要件の標準化）を行い、RISC-Vソフトウェア／ツールチェーン整備のベースラインを確立する。続いて、Caravel（Open MPWハーネス）上でのユーザロジック実装とデバッグ機能の検証により、JASAチップ実現へ向けたフローの妥当性を評価する（MPW-6相当領域での“Marmot1”ロジック動作確認、テスト手順の明文化、成果の再利用可能化）。本評価では、凍結済みのSiFive Freedom系リポジトリの再現に伴う依存解決や、再現性向上のためのDocker化・古いツールチェーン固定（例：RISC-V toolchain v2020.12系）といった実務的課題にも対処し、チーム外でも追従可能な**再現手順（How-to）として公開する。これら一連の成果は、JASA RISC-V WGの方針（オープン仕様のプラットフォーム整備、関連団体との協創、定期的な知見共有）にも整合し、国内の教育・試作・実装現場で再利用可能な**評価リファレンス（手順書・検証ログ・既知の問題と回避策）**として蓄積・公開していく。

中野 守 （なかの　まもる） | 代表取締役社長 テンストレント・ジャパン株式会社 (Tenstorrent Japan Inc.)
中野 守氏は、半導体・HPC・AI/機械学習分野で数十年にわたり指導的役割を果たしてきた日米ハイテク業界のベテランである。現在は、カナダ発のAIコンピューティング企業 Tenstorrent の日本法人、テンストレント・ジャパン株式会社の代表取締役社長として、2023年1月の同社設立以来、同社の日本市場における事業展開と組織構築を牽引している。
中野氏はテンストレント入社以前、英グラフコア（Graphcore）日本法人のカントリーマネージャーとして、セールス・マーケティング・顧客エンゲージメントを統括しました。さらにその前は、米クレイ（Cray Inc.）の日本法人代表として約16年間にわたりHPC事業を率い、アジア地域での成長を推進。HP社では、アジア全域におけるHPCおよびLinuxビジネスのゼネラルマネージャーを務めるなど、長年にわたり高性能計算・クラウドインフラ領域の第一線で活躍してきた。
テンストレント・ジャパンでは、AIアクセラレータ、RISC-Vプロセッサ、チップレット技術といった革新的なハードウェアソリューションを日本企業・研究機関に提供し、日米をまたいだ技術協業とエコシステム構築を通じて、日本の「トラスト化されたデジタル信頼基盤」の形成に寄与している。

アンドレス・ラガー＝カヴィーヤ（Andrés Lagar-Cavilla）| ディスティングイッシュト・エンジニア／グーグル合同会社（米国カリフォルニア州マウンテンビュー）
H. アンドレス・ラガー＝カヴィーヤ氏は、グーグルの特別主席エンジニアとして、オープンハードウェアセキュリティとコンフィデンシャルコンピューティングの領域を牽引している。オープン・コンピュート・プロジェクト（OCP）では、グーグルを代表する主要な技術リーダーの一人として活動し、Open Compute Security Project（OCSP）およびData Center Secure Control Module（DC-SCM）仕様の方向性を策定している。これらの活動を通じて、オープンサーバーアーキテクチャにおける一貫したRoot of Trust（信頼の基点）、セキュアブート、および認証フレームワークの実装を定義している。グーグル社内では、DC-SCMによるハードウェアレベルのセキュリティから、上位層のHSM（ハードウェアセキュリティモジュール）サービスやコンフィデンシャルコンピューティング環境に至るまで、プラットフォームレベルの信頼メカニズムを統合し、稼働中データ（data in use）の完全な検証可能保護を実現している。ラガー＝カヴィーヤ氏のリーダーシップの下、グーグルの内部インフラストラクチャとOCPエコシステムは、透明性・相互運用性・暗号的検証可能性を備えた新たなセキュリティ基盤へと前進している。オープンスタンダードと実運用規模のシステムを橋渡しすることで、同氏は現代のデータセンターにおける「設計による信頼（trust by design）」のあり方を再定義し続けている。

実運用に耐えるエージェントAIループの設計 ― ロボティクスを視野に入れた実システム信頼性を担保する実践的AIフレームワーク｜チラーグ・アグラワル（Chirag Agrawal）｜Amazon.com, Inc. シニアソフトウェアエンジニア（米国ワシントン州シアトル）
チラグ・アグラワル氏は、アマゾンにおいて次世代会話型AIシステム（例：Alexa+）の基盤技術の設計と開発に貢献してきたエンジニアである。Alexa+とは、アマゾンが開発を進める大規模言語モデル（LLM）と複数のAIエージェントを統合した次世代音声アシスタント基盤であり、アグラワル氏はその中核となる会話メモリ基盤およびRAG（Retrieval-Augmented Generation）型Bring-Your-Own-Content（BYOC）パイプラインを構築した。これらは、ユーザや企業が独自データを活用して生成AIと対話できる仕組みであり、アマゾンのマルチエージェント推論アーキテクチャを支える重要なインフラである。
同氏の研究領域は、リアルタイム文脈圧縮、プロンプト最適化、検索拡張型対話フレームワークなど多岐にわたり、大規模AIエージェントのレイテンシ・信頼性・スケーラビリティを大幅に向上させている。
さらに現在は、クラウド依存から脱し、RISC-Vベースおよびチップレット駆動型プラットフォーム上でAIが自律的に推論・学習・動作するアーキテクチャを追求している。これは、スケーラブルでプライバシー重視、かつ自己改善可能なAIインフラをクラウドとエッジの双方にまたがって構築するというビジョンに基づくものである。アグラワル氏は、InfoQや国際的なAIエンジニアリング系ポッドキャストにおいて、持続可能なエージェント型AIシステムの実践的設計フレームワークに関する知見で注目を集めている。

小檜山智久 | JASA RISC-V WG主査 | 株式会社 日立産機システム インフラシステム統括本部 事業管理部 兼 品質保証本部 主管技師
小檜山智久（こひやま ともひさ）氏は、JASA RISC-Vワーキンググループ主査として、日本の組込みソフトウェア産業におけるRISC-V普及と標準化活動を牽引しています。現在、株式会社日立産機システムにおいて、インフラシステム統括本部 事業管理部 兼 品質保証本部 主管技師として、社会インフラ領域を中心とした組込みシステムの品質・信頼性向上に取り組んでいます。

黒川 能毅 | 一般社団法人 組込みシステム技術協会（JASA）RISC-V WGメンバー
某メーカーに勤務し、過去に半導体デジタル回路設計の業務に従事した経験を有する。電子工作を長年の趣味とし、ラズベリー・パイを用いた各種開発を行ってきた。コロナ禍を機にFPGAによるRISC-V CPUの自作に取り組み始め、現在は自作の5ステージRISC-Vプロセッサの開発を進めるとともに、Tiny Tapeout向けの軽量CPU設計を行い、FPGA上での動作検証を進行中である。

中島 伸盛 | 株式会社 日立産業制御ソリューションズ(HiICS)  デジタル基盤ソリューション本部 セミコンダクタ第一設計部
2004年より、組込み機器分野におけるDSP、FPGA、ストレージ制御ASIC、車載マイコンなどのチップ開発に従事。現在はRISC-Vマイコンの試作および検証開発を主導している。

小林　正隆 | 株式会社 日立産業制御ソリューションズ(HiICS)  デジタル基盤ソリューション本部 セミコンダクタ第一設計部
2023年まで、30年以上にわたり Windows CE や Android などの組込みシステム（Embedded System）ソフトウェア設計に従事してきた。2023年より一般社団法人組込みシステム技術協会（JASA）RISC-Vワーキンググループに参加し、JASA独自のRISC-Vチップ開発に向けた活動を行っている。Tiny Tapeoutプロジェクトでは、黒川氏が設計したRISC-Vチップの評価を担当し、動作検証およびツールチェーンの再現性確認を実施した。現在は、オープンソースEDAツールを活用した小規模SoC設計検証フローの確立と、教育・研究向けRISC-V設計環境の整備に取り組んでいる。