講座題目
発表概要

発表者
経歴

14:40-15:00

AIDCにおける先端半導体設計環境の整備と進行中プロジェクト
　AIDCでは、先端プロセスを見据えたデジタル設計環境の構築や、設計から試作・評価に至る一連のワークフローの確立に向けた取り組みが進められている。本講演では、AIDC（Advanced Integrated Device Consortium）において進められている、設計環境整備の考え方、ならびに研究開発の方向性に半導体設計環境の整備状況と、現在進行中の主要プロジェクトの概略について紹介する。

内山 邦男 |  国立研究開発法人 産業技術総合研究所（AIST）AIチップ設計ラボ　ラボ長（招聘上級研究員）
　AIチップ設計拠点（AIDC）の内山 邦夫 氏は、東工大大学院情報科学科修士卒、博士（工学）。1978年に(株)日立製作所中央研究所に入社。以来、CAD、メインフレーム、マイクロプロセッサ、コンピュータシステムの研究に従事。日立製作所の技師長、理事、技術顧問を経て、現在、産業総合技術研究所の招聘研究員としてNEDO事業/AIチップ設計拠点の拠点長を務める。IEEE／電子情報通信学会フェロー、IEEEコンピュータソサイティ理事。

15:10-15:30

産総研の先端半導体研究開発の取り組みについて
半導体は、私たちの生活のさまざまな場面で活用され、社会課題の解決や産業競争力強化になくてはならない存在になっています。それ故、その半導体を如何に確保していくかが、エネルギー同様、経済安全保障の観点から極めて重要な課題となっています。それに加え、生成AIをはじめとするAIチップの高性能化のため、半導体自体の性能向上に対する要求も高まる一方です。すなわち、更なる半導体の進化が必要不可欠になっています。当日は、その半導体の更なる進化に向けた産総研の取り組みについてご紹介いたします。

昌原 明職（まさはら めいしょく）博士 | 国立研究開発法人 産業技術総合研究所（AIST）
先端半導体研究センター センター長（Director）
1995年早稲田大学大学院理工学研究科博士後期課程終了。博士（工学）。2002年産業技術総合研究所入所。以来、一貫して先端半導体に関する研究に従事。現在は、先端半導体研究センター長として、産総研における先端半導体に係る研究開発を先導。

15:40-16:00

ハイブリッド・コ・エミュレーションとシフトレフト手法によるRISC-V開発の加速。S2C EDAソリューションは、統合検証エコシステムを提供している。このプラットフォームは、初期段階のマイクロアーキテクチャ解析や仮想モデリングを行うGenesis Architect、スケーラブルなシステム統合とコンプライアンス・テストを担うOmniArkエミュレーション、そして高性能なソフトウェア開発とハードウェア評価のためのProdigy FPGAプロトタイピングという3つの主要な柱に基づいています。本スイートの極めて重要な技術コンポーネントは、QEMUやSystemCのような非RTL仮想モデルとRTLハードウェア設計を同期させるハイブリッド・コ・エミュレーション・ブリッジである。タイミング情報を持たないソフトウェア・トランザクションのためのプロキシ、それらをサイクル精度のハードウェアイベントに変換するトランザクタ、およびシームレスなデータフローを保証する専用通信チャネルで構成される高度なインターフェースによって実現されている。高レベルなアーキテクチャ探索と物理プロトタイピングの間の溝を埋めることで、この技術は最終的なシリコンが製造される前に、開発者がソフトウェアの早期成熟と厳格な認証を達成することを可能にする。

 S2C EDA（上海）

16:10-16:30

正確な仕様を実現するRISC-VおよびアクセラレータIPでイノベーションを加速する 
 フランスのボルドーに拠点を置くKeysom社による、定理証明（Theorem-proving）フォーマル検証を中核とした次世代RISC-VおよびアクセラレータIPエコシステムについて解説する 。本ソリューションは、エッジAI、IoT、オートメーションなどの戦略的市場において、開発期間の短縮と最高クラスの信頼性を両立させる強力な競争優位性を提供する 。
 従来のIPプロバイダーが提供する汎用アーキテクチャでは、命令の30%以上が実際には使用されず、リソースの無駄が生じている 。これに対し、Keysomは各顧客のニーズに合わせた「テーラーメイド（仕立て型）」のアーキテクチャを提案する 。ノーコードEDAツール「CoreXplorer」を用いることで、ユーザーはハードウェアの専門知識を必要とせず、わずか数分でアプリケーション固有のコア、HDK、SDKパッケージを生成可能である 。この最適化アプローチにより、大幅なPPA（電力・性能・面積）の改善を実現している 。
  Keysomの技術的な最大の特徴は、数学的手法を用いてハードウェアの仕様（Specification）と実装（Implementation）の等価性を完全に保証する「定理証明フォーマル検証」にある 。これにより、カスタム命令や独自ブロックを追加した場合でも、数秒で仕様への100%の適合性を証明することが可能となる 。

ルカ・テスタ（Luca TESTA）博士 – 共同創設者 兼 COO | Keysom Inc.
　Keysomにおいてルカは、基板レベルの設計およびシステム・アーキテクチャにおける広範な経歴を活かし、高度にコンフィギュラブルなコアを業界に提供している。彼は、CoreXplorerのような先進的なEDAツールとSmart LLVMコンパイラを統合することで、開発者が動作周波数、電力効率、およびシリコン面積において大幅な利得を達成することを可能にしている。フランスのボルドーを拠点とするルカは、欧州のRISC-Vエコシステムにおける主要人物であり続け、次世代のエッジおよびAIコンピューティング向けに、検証済みで高性能なシリコンを配備することに注力している。 

16:40-17:00

TenstorrentにおけるRISC-VベースCPUチップレットの開発と性能評価
　Tenstorrentにおけるチップレット技術の開発方針と進捗の概要を報告するとともに、AIDC（先端システム技術研究開発機構）によって進められている同社チップレット開発の最新状況をアップデートする。さらに、現在統合フェーズにあるCPU「Ascalon」の実行環境を中心に、性能評価の精度向上を目的としたモデル・シミュレータとの相関に関する取り組みについても詳説する。

木村 優之（Masayuki Kimura） | シニアスタッフエンジニア | Tenstorrent Japan
　Tenstorrent所属のベテランRISC-V CPUアーキテクトであり、高性能ハードウェアエンジニアリングおよびプロセッサ・マイクロアーキテクチャを専門としている。深い技術的専門知識に根ざしたキャリアを持ち、RISC-Vマイクロプロセッサの開発、ハイパフォーマンス・コンピューティング（HPC）向けMIPSプロセッサの統合、さらにRH850、MIPS、RISC-Vアーキテクチャ向けの命令セットシミュレータの開発において広範な経験を有する。また、チップ間無線通信デバイスのためのチップ貫通通信（TCI）に関する先駆的な研究実績も持つ。
　日本のRISC-Vコミュニティにおける長年のリーダーであり、2017年以来、業界フォーラムへの頻繁な寄稿や登壇を通じて、膨大な公開プレゼンテーション資料とともに技術的知見を広く共有してきた。Tenstorrent以前は、ルネサス エレクトロニクスにおいて主要なエンジニア職を歴任し、組み込みおよび車載プロセッサ技術の進化に貢献した。東京大学を卒業しており、厳格な理論的基盤と数十年にわたるシリコン設計の実践経験を兼ね備えている。

講座題目
発表概要

発表者
経歴

10:00-10:10

AI処理を「アーキテクチャ」で高速化
　AIコンピューティングの覇者であるNVIDIAは「非ISA的」な密結合アーキテクチャにより、データ移動のボトルネックを解消した。だが、その革新は,いまだ垂直統合されたクローズドなエコシステムの制約に留まっている。
　RISC-Vで進行中のRVA23プロファイルは、NVIDIAが切り拓いた「データ短絡（Data Short-circuiting）」という方程式を、そのオープン性を武器に、さらに推進する。x86やARMといった既存の「既製品（オフ・ザ・シェルフ）」プロセッサは、レガシーなキャッシュ階層や硬直化したバス構造など「汎用性の税金」を必要とする。
　RISC-Vは、自由度の高い標準化により、AIエンジンをCPUパイプラインへ直接統合したり、AIアクセラレータで秘匿計算を効率よくすることを可能にする。こうした機能実装をソフトウエア・エコシステムに統合するためは、マイクロアーキテクチャを超えた標準アーキテクチャ機能の実装が必須だ。
　標準 CPU IPからハイパースケール・カスタムシリコンに至るまで、ユニファイド・メモリ管理を通じてデータ移動コストを減らす機構は、電力制約の厳しいエッジデバイスにも有効である。AIネイティブ・ハードウェアの新時代は、「アーキテクチャの民主化」により実現される。

河崎 俊平 | 代表理事、一般社団法人RISC-V協会　
プロセッサ・アーキテクチャ設計とソフトウェア分野における国際的技術提携を横断してきた半導体戦略家。イリノイ大学でコンピュータサイエンスを修めた後、日立製作所半導体事業部に入社した。
　Xerox PARCとの協力により、Smalltalk-80を直接実行可能とする32ビットAIプロセッサ「AI32」を開発。オブジェクト指向環境と専用ハードウェアを統合するという先駆的な試みに挑み、この経験は後のRISC設計思想へと連なる基盤を形成した。
　その後、命令セットを巡るモトローラ訴訟の法務調停に関与し、アーキテクチャと知的財産の力学を実務の現場で体得。セガのコンシューマ向けゲーム機の命令セットを設計し、サターン、ドリームキャスト世代のシステムアーキテクチャの中核的役割を担い、日米技術連携の具体的実装も主導した。
　シリコンバレーに約20年在住し、Chrysler、Cisco、Apple、Audiなどのプロジェクトに参画。セキュリティ、グラフィックス、QNXを統合するシステム設計を推進し、車載Googleナビゲーションシステム3G MMIのオリジナル開発メンバーとしてNVIDIAグラフィックスとSH4Aプラットフォームを融合し、車載情報基盤を実現した。
　現在はRISC-V協会において最先端半導体のユースケースの構想化に取り組むとともに、日本の半導体技術基盤の再構築を視野に活動している。

10:10-10:40
 

SiFive第2世代インテリジェンス技術解説
　SiFiveのシニアプリンシパルアーキテクト、ジョン・シンプソンと共に、最先端のRISC-VとAIの技術の詳細に迫ります。新しい第2世代Intelligence™製品の主要な革新のいくつかを分かりやすく解説し、エッジデバイスからクラウドまでのAIワークロードに最適化されている仕組みを説明します。

ジョン・シンプソン（John Simpson）| SiFive Inc. シニア・プリンシパル・アーキテクト
　ジョン・シンプソン（John Simpson）は、SiFiveのシニア・プリンシパル・アーキテクトであり、RISC-VベクトルAI拡張およびパフォーマンス・イベント・サンプリングの定義に携わっています。彼は第2世代SiFive Intelligence製品の責任者を務めており、過去にはRISC-V North America Summitでの登壇経験もあります。ジョンは半導体業界で30年の経験を持つ、熟練のセミコンダクター・アーキテクトです。

10:40-11:10

招待講演：「RISC-VサーバSoC仕様」（Server SoC Specification）
　「RISC-VサーバSoC仕様」は、OSおよびハイパーバイザベンダが「単一バイナリOSイメージ」をRISC-Vサーバ上でそのまま起動・動作させる環境を実現する。本仕様は、UEFI/ACPIなどのブート・ランタイムサービス、セキュリティモデル、プラットフォームファームウェア、BMCを含む管理機構と組み合わせ、完全なRISC-Vサーバプラットフォーム標準を形成する。講演では、クロック／タイマ／割込み制御、RISC-V IOMMUによるDMA保護と仮想化支援、PCIeサブシステム統合ルール、RAS（信頼性・可用性・保守性）エラーレコード標準、AIサーバを遠隔管理する業界共通API（Redfish）、サーバ管理のための共通仕様（PLDM= Platform Level Data Model）、管理通信プロトコル（MCTP = Management Component Transport Protocol）など、サーバに不可欠な領域を幅広く紹介する。

 ヴェドヴィヤス・シャンボーグ（Vedvyas Shanbhogue）| RISC-V命令セット セキュリティ・水平技術委員会 副議長 | コンフィデンシャル・コンピューティングSIG/TG 議長（RISC-Vインターナショナル）| 米メタ（旧Facebook）半導体エンジニア
ヴェドは、CPU設計からOS・仮想化基盤、ネットワーク、メディア処理（MPEG-TS、RTP、H.264）に至るまで、ハードウェアとソフトウェアを横断するフルスタック視点で次世代コンピューティングプラットフォームを推進する技術リーダーである。Metaにおいてはデータセンター向けコンピュート基盤を開発する半導体アーキテクトを務める。命令セットアーキテクチャにおけるセキュリティ、仮想化、電力管理、新命令拡張など、クラウドおよびAIインフラに不可欠な機能、秘密計算（Confidential Computing）を支えるハードウェアセキュリティ技術や、仮想化スタックに知見を持つ。2021年からはRISC-VスタートアップのRivos Inc.にて次世代CPUおよびAIデータセンタシステム基盤の開発に従事。2025年のMetaのRivos買収に伴いMetaに参画。Intelに21年在籍し、プロセッサの信頼性と隔離性を高めるセキュリティ機構の設計をリードした。

11:10-11:40

招待講演：AI・クラウド時代の信頼基盤 ― RISC-V 秘匿計算で安全な大規模データ分析を実現
　秘匿計算（Confidential Computing）は、追加的なセキュリティ機能ではなく、次世代データセンター市場への参入条件そのものである。また、安全にAIアクセラレータを直接割り当て、Root-of-Trustに基づくリモートアテステーション、オープンセキュリティシリコンによる相互運用性向上なども必須だ。
　RISC-Vでは、ホストOSやハイパーバイザから隔離されたTEE Virtual Machine（TVM）を実現するため、特権命令セットや仮想化拡張（Hypervisor Extension）、先進割込アーキテクチャAIA（Advanced Interrupt Architecture）、IOMMUといった基盤技術に加え、OS特権領域の分割・隔離拡張（Supervisor Domains Extension）およびCoVE（Confidential VM Extension）ABI（Application Binary Interface）の策定が進行している。さらにCPUとデバイス（GPU/NIC/SSD）がPCIeで通信するとき通信内容が盗聴・改ざんされないようにするPCIe IDE（Integrity and Data Encryption）やCPU（ホスト）とデバイス（GPU/NIC）が認証し合うためのプロトコル（SPDM = Security Protocol and Data Model）やConfidential VMにPCIeデバイスを割り当てるためのPCIe標準プロトコル（TDISP = TEE Device Interface Security Protocol）が開発されている。

ラビ サヒタ（Ravi Sahita）| セキュリティエンジニア | 米メタ（旧Facebook） | RVIセキュリティ・水平技術委員会 副議長、コンフィデンシャル・コンピューティングSIG/TG 議長（RISC-V International）
ラビは、コンピュータセキュリティ、命令セットアーキテクチャ（ISA）、オープンソースのシステムソフトウェア、仮想化、プラットフォーム設計、分散システムにおける技術リーダーである。安全なシステム開発の研究・設計から実装・製品化に至るまでの全フェーズに精通しており、ソフトウェアABI、セキュリティモデル、ネットワークセキュリティ、QoSなどに関する標準仕様の策定にも携わった。FIPS（NIST）セキュリティ認証への実務経験を持ち、XenやKVM/Linuxなど仮想化基盤のオープンソース実装にも関与した。技術論文や業界標準仕様（RVI、IETF、TCGなど）の執筆者である。ラビは、ソフトウェアからプロセッサ、チップセット、デバイスにまたがるプラットフォームセキュリティアーキテクチャに深い専門性を持ち、秘密計算（Confidential Computing）領域におけるデータセンター規模のプロジェクト（RISC-V CoVE、OpenTitan、Intel TDXなど）をリードした。Intel CETによるROP防御や、Intel VT-xにおけるVMイントロスペクションISAの定義、ゲスト実行時整合性を守る初のセキュリティハイパーバイザ（Deepsafe）の実装、Intel vProのシステム防御機能など、先端的なセキュリティ技術の実現に貢献した。近年は、プライバシーに配慮したAI学習・推論基盤の保護や、敵対的機械学習への対策といった領域にも取り組んでいる。240件を超える特許を保有する。

11:40-12:30

TEE (Trusted Execution Environment) + Attestation + RoT (Root of Trust) on RISC-V
通常のOSとは隔離実行環境を提供するTEE (Trusted Execution Environment) はクラウド(Intel SGX, TDX, AMD SEV-SNP)、
スマホ(Arm Cortex-A TrustZone)、組込み(Arm Cortex-M TrustZone)と幅広く活用されており、RISC-Vでの実験的なものが多く提案されている。
近年ではGPUも含めたTEEの活用も視野にあり、更なる展開も見込まれる。
本講義でそれらの技術紹介をすると共に、TEEを支える RoT (Root of Trust) やAttestationの技術も紹介し、セキュリティでは何が必要かを解説する。
 

須崎有康 (Kuniyasu Suzaki) 情報セキュリティ大学院大学 教授
国立研究開発法人産業技術総合研究所を経て、2022年より情報セキュリティ大学院大学教授に就任。
2019年からTCG(Trusted Computing Group)のInvited Expertに認定。2024年からプライバシーテック協会のアドバイザー。