以下の説明は、RISC-V協会が、RISC-Vサミットから得られた情報を基に作成したもので、必ずしも的を得ていない場合もあります。正確な情報は、以下のレクチャーを直接に聴講して取得してください。
| プログラム | 月日 | 時間 | プレゼンテーション題名
| 発表者 | 所属機関 (詳細はクリック) | 場所 |
| ① RISC-V ソリューション | 2024年1月16日 | 10:45-11:15 | 「アーキテクトのARMからRISC-Vへのオデッセイ」元アップル Arm CPU設計者が アスキャロンRISC-V CPUを設計 ARM 対 RISC-V、ベクトル 対 テンソル、ハード 対 ソフトなどのトレードオフを解説（仮題） | ウエイ・ハン・リエン | テンストレント（カナダ） | 地下2階 伊藤謝恩ホール |
| ② RISC-V 開発 | 2024年1月16日 | 16:35-16:55 | テンストレント製品と国内活動アップデート（仮題） | 中野 守 | テンストレント ジャパン | 地下１階ギャラリー１ |
| ⑤ RISC-V 展示ブース | 2024年1月16日 | 12:00 – 17:00 | テンストレント製品紹介 | テンストレント ジャパン | 地下2階 ホワイエ |
ウェイ・ハン・リエン氏は、Appleが独自に開発したA6およびA7プロセッサーの背後にいたアーキテクトであり、現在TenstorrentのチーフCPUアーキテクトであるウェイ・ハン・リエン氏が初めて日本で講演する啓発的なセッションに参加しましょう。リエン氏は、コンピュータアーキテクチャの進化する世界に対する豊富な経験と深い洞察をもたらします。
この特別な講演で、リエン氏はCPU設計の独特な世界に深く潜り込み、ARMアーキテクチャのプロセッサーを、Appleのために新規に構築し直すのに必要とした設計作業を踏まえ、現在Tenstorrentで進行中の独自のRISC-Vアーキテクチャのアスカロンプロセッサーを新規に構築するための画期的な努力と対比します。最初のモバイル用カスタム設計のデュアルコアプロセッサーから、AIとサーバー用の高性能で高エネルギー効率のアスカロンの先駆的な開発までの彼の長い旅路の革命的な側面を聞きにきてください。
リエン氏は、CPU技術の進化と未来についての独自の視点を提供しながら、ARM対RISC-Vアーキテクチャの複雑さを解き明かします。また、ベクトルとテンソル処理の興味深い対比を探求し、これらのアプローチが高性能コンピューティングとAIハードウェアの未来をどのように形作っているかについて明らかにします。
さらに、リエン氏は、現代の計算上の課題の文脈で、ハードウェアとソフトウェアのトレードオフと相乗効果についても触れます。彼の洞察力は、物理的なCPU設計とそれを駆動するソフトウェアの間のダイナミックな相互作用についての深い理解を提供します。
CPUアーキテクチャのリーダーからの貴重な洞察を得るこの機会をお見逃しなく。リエン氏は、コンピューティング技術の将来の軌道とAIおよび高性能コンピューティングプラットフォームへの影響を概説します。
