2025年2月27日（木）RISC-V DAY TOKYO 2025 SPRING 出展者情報２：Arteris（アルテリス）（米国）

2025年2月15日

2025年2月27日（木）RISC-V DAY TOKYO 2025 SPRING 出展者情報６：Arteris（アルテリス）（米国）

2025年2月27日 会議情報はここをクリック

2025年2月27日 参加登録はここをクリック

 

RISC-V協会の解説

Arteris（アルテリス）は、システムオンチップ（SoC）開発の加速を支援する半導体システムIPのリーディングプロバイダーです。同社は、SoC内のオンチップ通信を管理するネットワークオンチップ（NoC）インターコネクトIPや、SoC統合自動化ソフトウェアを提供しています。これにより、製品の性能向上、消費電力の低減、そして市場投入までの時間短縮を実現し、システムや半導体企業が革新的な製品を迅速に開発できるよう支援しています。

2004年に設立されたArterisは、カリフォルニア州キャンベルに本社を構え、2021年10月27日にNASDAQ（ティッカーシンボル：AIP）に上場しました。

同社の製品ポートフォリオには、FlexNoCやFlexWayといったノンコヒーレントNoC IP、NcoreなどのキャッシュコヒーレントNoC IP、CodaCacheといった最終レベルキャッシュIPが含まれます。また、Magillem ConnectivityやCSRCompilerといったSoC統合自動化ソフトウェアも提供しています。

Arterisの技術は、自動車、エンタープライズコンピューティング、コンシューマーエレクトロニクス、有線および無線通信、産業分野など、多岐にわたる市場で採用されています。特に、自動車向け先進運転支援システム（ADAS）市場では、70%以上のシェアを占めています。

同社のソリューションは、AI/機械学習、ArmおよびRISC-Vデザイン、低消費電力、マイクロコントローラ、マルチダイデザイン、安全性など、さまざまな技術分野に対応しています。

Arterisは2020年にMagillem Design Servicesを、2023年にはSemiforeを買収し、SoC統合およびハードウェア・ソフトウェアインターフェース（HSI）技術の分野でのリーダーシップを強化しました。

これらの買収により、同社はSoC開発のスケジュールをさらに加速させることが可能となりました。

Arterisの技術は、Samsung Electronics、NXP、Texas Instruments、STMicroelectronics、Renesas Electronics、IntelのMobileye、Altera、Movidiusなど、世界の主要な半導体メーカーによって採用されています。

同社のIPは、これまでに36億個以上のSoCに搭載されており、200以上の顧客がArterisのソリューションを活用しています。

Arterisの主要製品群とその特徴

Arterisは、SoC（System-on-Chip）内のデータ転送を最適化するためのNetwork-on-Chip（NoC）IPや、SoC統合を自動化する設計ツールを提供しています。これにより、プロセッサ、メモリ、周辺機器間の通信を最適化し、パフォーマンス向上、消費電力削減、設計期間短縮を実現します。

1. FlexNoC® – スケーラブルなNoCインターコネクトIP

🔹 用途: 一般的なSoC向けのNoC（キャッシュ非コヒーレント）

  • SoC内のデータ転送を最適化するためのNoC（Network-on-Chip）IP
  • ルーティングの柔軟性が高く、スループット向上や低消費電力化が可能
  • SoC設計において、プロセッサ、メモリ、アクセラレータを効率的に接続
  • 例: スマートフォン、車載SoC、AIアクセラレータ向け

2. FlexWay™ – バスからNoCへの移行を支援

🔹 用途: 従来のバス（AXI）アーキテクチャをNoCに移行

  • 従来のバス（AXI）構造からNoCに移行する際の互換性を提供
  • バスのように動作するが、NoCのメリット（スケーラビリティや効率向上）を活かせる
  • 例: 低消費電力デバイスやミッドレンジSoC向け

3. Ncore® – キャッシュコヒーレントNoC IP

🔹 用途: マルチコアCPUやマルチチップレット環境向け

  • ArmのCHI（Coherent Hub Interface）やAMBA AXI ACEをサポート
  • マルチコアCPU間でのデータの整合性（コヒーレンシ）を保ち、キャッシュ無駄な更新を削減
  • 高性能コンピューティング（HPC）、サーバー、AIアクセラレーションなどに最適
  • 例: データセンター向けCPU、AIアクセラレータ

4. CodaCache® – 最終レベルキャッシュ（LLC）IP

🔹 用途: SoC全体でデータのキャッシュ管理を効率化

  • システム全体で共有キャッシュを管理し、メモリアクセスの遅延を低減
  • AI/ML向けSoCや高性能SoCで、メモリ帯域幅を最適化
  • マルチコアシステムで、キャッシュヒット率を向上させ、DRAMアクセスの頻度を減少
  • 例: サーバー向けプロセッサ、AI/MLチップ

5. Magillem Connectivity™ – SoC統合自動化ツール

🔹 用途: SoC設計の統合を効率化

  • SoC設計において、インターコネクトの統合を簡単に自動化
  • さまざまなプロトコル（AXI、CHI、PCIeなど）を統一して接続
  • ソフトウェアとハードウェアの設計をシームレスに統合し、開発時間を短縮
  • 例: 大規模SoC、車載チップ、5Gモデム

6. Magillem CSRCompiler™ – レジスタ管理の自動化

🔹 用途: SoCのレジスタマップ管理を簡素化

  • SoC内のレジスタマップ（CSR: Control and Status Registers）の設計と管理を自動化
  • 手作業によるレジスタのバグを削減
  • ファームウェア開発者とハードウェア設計者の連携を強化
  • 例: 組み込みシステム、ASIC設計

7. PIANO® – NoCの性能最適化ツール

🔹 用途: NoC（ネットワークオンチップ）の最適な設定を導出

  • SoC設計時に、最適なバス幅やトポロジーを決定
  • シミュレーション結果を活用し、PPA（性能・電力・面積）を最適化
  • 開発初期段階での設計ミスを防ぎ、時間短縮
  • 例: AIチップ、5G SoC、自動運転プロセッサ

8. Arterisの製品の使い分け

製品名主な用途特徴
FlexNoC®一般的なSoCシンプルなNoC
FlexWay™バスからNoCへ移行AXIバスとの互換性
Ncore®マルチコアSoCキャッシュコヒーレント
CodaCache®AI/ML・HPCLLC（最終レベルキャッシュ）
Magillem Connectivity™SoC統合インターコネクト統合
Magillem CSRCompiler™レジスタ管理レジスタ設計の自動化
PIANO®NoC最適化シミュレーション支援

9. まとめ

  • Arterisは、SoCのデータ転送を最適化するためのNoCインターコネクトIPを提供
  • FlexNoC（非コヒーレント）、Ncore（キャッシュコヒーレント）、CodaCache（最終レベルキャッシュ）などの製品を展開
  • Magillemシリーズは、SoC統合やレジスタ管理を自動化し、設計の効率化を支援
  • NoC最適化ツール（PIANO）を活用することで、設計時のPPA最適化が可能
  • 車載（ADAS）、データセンター、AI/MLプロセッサなどに幅広く採用

Arterisの製品群を活用することで、SoC設計者は設計の自由度を維持しつつ、性能・消費電力・開発時間を最適化できます。特にRISC-VベースのSoCやチップレット設計において、今後ますます重要になると考えられます。

未分類