発表日時: 木曜日4月22日 10:15-10:45
発表者氏名: 伴野 充 ともの みつる
所属機関・肩書: Synopsys 技術本部 ソリュー ションズグループ、プ ロセッサ&セキュリ ティIPソリューション ズ、シニア・アプリ ケーションエンジニア
発表題名:「ASIP Designerによる RISC-VベースのAIアク セラレータ設計の実例」
発表のあらすじ: 本セッションでは、ASIP Designerのご紹介 およびASIP Designerを用いたRISC-Vプロ セッサの設計の実例についてご説明いたしま す。ASIP Designerはカスタムプロセッサを 設計するためのツールであり、プロセッサモ デル記述からコンパイラやプロファイラを含む SDKおよび合成可能なRTLを生成すること ができます。ASIP Designerを用いることで RISC-VベースのコントローラやAIアクセラ レータを効率的に実装することが可能です。 特にASIP Designerを用いて設計したRISC- VベースのAIアクセラレータについてその詳 細をご説明いたします。