


→
カスタム コンピュート
- 要求毎に最適化

Architect your ambition


Takaaki Akashi, Country Manager - Japan

Jun 26, 2023



→ コダシップ概要

- 2014年設立
- 独ミュンヘン本社
- 約200名の社員
- ヨーロッパで開発
- グローバルなオフィス展開
- プロセッサ・ソリューション企業
-  RISC-V® 創設メンバー
- “カスタム コンピュート”を可能に!



→ ウェビナー: RISC-Vに関する誤解のトップ10



1. Linuxがオープンソースのオペレーティングシステムであるように, RISC-Vはオープンソースのプロセッサである
2. すべてのRISC命令セット・アーキテクチャ(ISA)は同等です
3. 新しいオープンなRISC-Vを選ぶより, 確立されたベンダ固有のISAを選ぶ方が安全なビジネス判断です
4. RISC-V ISAは, 安いから人気が出ているだけです
5. ベンダ固有ISAのソフトウェアのエコシステムは, 断片化しない
6. モジュール化されたRISC-Vは断片的なソフトウェア・エコシステムとなる
7. RISC-Vは組み込み用途にしか向かない
8. RISC-Vは, ベンダ固有ISAほど安全ではない
9. RISC-Vは常にベンダ固有ISAの性能とエコシステム堅牢性を追いかけるだけ
10. 以上の点から, RISC-Vが支配的なISAになることはありえない

見逃した方へ: 録画があります

<https://attendee.gotowebinar.com/recording/6855805075368559965>

→ 1. Linuxがオープンソースのオペレーティングシステムであるように、RISC-Vはオープンソースのプロセッサである

RISC-V is an open-source processor, like Linux is an open-source operating system.

Linux has a single master open-source code base you can download, while RISC-V is an open of the hardware/software interface for which there are many different *implementation* implementations. A better analogy than Linux is Ethernet, since both Ethernet and RISC-V are free and open specifications.

Before the Ethernet standard, companies had their own proprietary local area networks (LANs): Apple AppleTalk (1985), Datapoint ARCNET (1977), Digital Equipment Corporation DECnet (1975), IBM Token Ring (1984), Xerox Ethernet (1974), and so on. In 1980 Digital Equipment Corporation, Intel, and Xerox (“DIX”) joined forces to create a local network standard based on [Ethernet](#). They also created an organization—[IEEE 802.3 working group](#)—that has advanced the Ethernet standard over the past four decades.

Ethernet made rapid advances in cost and performance because many companies could build network products that ran the same software stack on top of the Ethernet standard. While you can design your own Ethernet switches and there could be open hardware designs to download, many simply buy switches that meet the Ethernet standard. A decade after the creation of the “DIX” standard, Ethernet became the dominant networking technology. Today, proprietary LANs are practically extinct. Does anyone miss them?

The popular [Universal Serial Bus](#) (USB) also followed the Ethernet game plan by providing a free and open standard for peripheral interconnect that is embraced by many companies plus an organization to evolve it.

Like Ethernet and USB, RISC-V is an open standard that lets *many* organizations design hardware, which fosters competition to improve its cost-performance and develop a rich shared software ecosystem that offers RISC-V products in many markets. Like Ethernet and USB, RISC-V also has a foundation that evolves the standard over time to meet new demands. Like Ethernet and USB, you can buy RISC-V hardware, build it yourself, license designs, or download open-source designs.

Linuxには、ダウンロードできる単一のマスターオープンソースコードベースがありますが、**RISC-Vは、さまざまな実装があるハードウェア/ソフトウェアインターフェイスのオープン仕様**です。RISC-VはEthernetのように自由でオープンな仕様であるため、LinuxよりもEthernetの歴史が参考になります。

Ethernet規格が登場するまでは、Apple社AppleTalk(1985年)、Datapoint社ARCNET(1977年)、Digital Equipment Corporation社DECnet(1975年)、IBM社Token Ring(1984年)、Xerox社Ethernet(1974年)など、企業独自のローカルエリアネットワーク(LAN)が存在していました。1980年、Digital Equipment Corporation社、Intel社、およびXerox社(「DIX」)が協力して、Ethernetに基づくローカルネットワーク標準を作成しました。また、彼らはIEEE802.3ワーキンググループを創設し、現在まで過去40年間にわたりEthernet規格を発展させてきました。

Ethernetは、多くの企業がEthernet標準の上で同じソフトウェアスタックを実行するネットワーク製品を構築できるため、コストとパフォーマンスの面で急速な進歩を遂げました。Ethernetスイッチは自身で独自の設計、開発することもできますし、オープンなハードウェアデザインをダウンロードして活用することもできますが、多くの方は単にEthernet標準に適合するスイッチを購入しています。「DIX」標準の策定から10年後、Ethernetは主要なネットワークテクノロジーになりました。今日、独自のLANは事実上消滅しています。独自LANを懐かしいと思う人はいらっしゃいますか？


非常にポピュラーなUSB (Universal Serial Bus) も、Ethernetに倣って、周辺機器の相互接続のためのフリーでオープンな標準を提供し、多くの企業に受け入れられ、それを進化させる組織も活動しています。

EthernetやUSBと同様に、**RISC-Vは多くの組織がハードウェアを設計できるようにするオープン規格であり、コストパフォーマンスを向上させ、多くの市場でRISC-V製品を提供する豊富な共有ソフトウェアエコシステムを開発するための競争を促進**します。EthernetやUSBと同様に、RISC-Vもまた、新しい需要に対応するために、時とともに規格を進化させる基盤を持っています。EthernetやUSBと同様に、**RISC-Vハードウェアの購入、自作、デザインのライセンス供与、オープンソースのデザインのダウンロード**が可能です。

→ 1. Linuxはオープンソースのオペレーティングシステムですが、RISC-VはオープンスタンダードISAである

Linux is an open-source operating system, but not like it, RISC-V is an open-standard ISA.

オープンソースは、ソフトウェアやプログラムのソースコードが誰にでも公開され、自由に使用・改変・再配布できる仕組みです



Linux



※ オープンソースライセンスは数千種類ある

オープンスタンダードは、誰でもアクセス可能な仕様であり、競争やイノベーションを促進し、相互運用性と持続可能性を確保します

• オープンスタンダードのEthernetで出来ること


- オープンソースIPをダウンロードしてChip化
- 商用IPを購入してChip化
- 自身で独自の設計、Chip化
- ベンダが開発したChip/Boardを購入
- 市販スイッチを購入

IEEE 802.1: ネットワーク機能およびプロトコルのアーキテクチャ
 IEEE 802.3: イーサネット (有線)
 IEEE 802.11: Wi-Fi (無線)
 IEEE 802.11a: 5GHz帯域を使用する高速無線
 IEEE 802.11b: 2.4GHz帯域を使用する低速無線
 IEEE 802.11g: 2.4GHz帯域を使用する高速無線
 IEEE 802.11n: MIMO (Multiple-Input Multiple-Output)
 IEEE 802.11ac: 5GHz帯域を使用する高速無線 (Wi-Fi5)
 IEEE 802.11ax: OFDMA (Wi-Fi6)
 IEEE 802.11ay: 60GHz帯域超高速無線
 IEEE 802.11ad: 60GHz帯域超高速無線 (WiGig)
 IEEE 802.15: WPAN
 IEEE 802.16: WiMAX
 IEEE 802.22: WRAN
 IEEE 802.24: スマートグリッド通信
 IEEE 802.3ae: 10Gb
 IEEE 802.3ba: 40Gb/100Gb
 IEEE 802.1X: ネットワーク認証およびポート制御

IEEE 802



→ プロセッサ ライセンスモデルの違い



↓
カスタム
コンピュータは未来

なぜCustom Computeが重要なのか
リーダーとしての地位を維持するために
それが必要な理由

→ 世界のシステムはプロセッサ上で稼働している

全てのソフトウェアは、プロセッサの上で動いている

それにも関わらず、世界には僅かな種類の汎用プロセッサしか選択肢がなかった...

貴方の製品は競合に負けないスペックを手にしていませんか？


あらゆる製品・サービスの進化とともに市場の競争は日々激化してきています

これまで高かったプロセッサ開発のハードルを下げました

貴方だけの専用プロセッサを用いて、差別化開発しませんか？

Architect Your Ambition

→ 汎用プロセッサ性能の飽和



出典: Norman P. Jouppi, Cliff Young, Nishant Patil, David Patterson, "A Domain-Specific Architecture for Deep Neural Networks"
<https://cacm.acm.org/magazines/2018/9/230571-a-domain-specific-architecture-for-deep-neural-networks/fulltext>

成長の余地: ムーアの法則が通用しなくなったときにコスト・パフォーマンスを大きく向上させる唯一の道は、**特定のドメイン向け命令を追加**することである。例えばディープ・ラーニング、拡張現実、組み合わせ最適化、グラフィックスなどのドメインが考えられる。

出典: RISC-V原典 (日本語版) P9

In our current research, we are *especially interested* in the *move towards specialized and heterogeneous accelerators*, driven by the power constraints imposed by the *end of conventional transistor scaling*. We wanted a *highly flexible and extensible base ISA* around which to build our research effort.

出典: RISC-V Spec Volume I: Unprivileged ISA 20191213, Section 28.1
<https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf>

31	26	25	15	14	12	11	7	6	0	Recommended Purpose
funct6	custom	funct3	custom	opcode						
6	11	3	5	7						
100011	custom	0	custom	SYSTEM						Unprivileged or User-Level
110011	custom	0	custom	SYSTEM						Unprivileged or User-Level
100111	custom	0	custom	SYSTEM						Supervisor-Level
110111	custom	0	custom	SYSTEM						Supervisor-Level
101011	custom	0	custom	SYSTEM						Hypervisor-Level
111011	custom	0	custom	SYSTEM						Hypervisor-Level
101111	custom	0	custom	SYSTEM						Machine-Level
111111	custom	0	custom	SYSTEM						Machine-Level

Figure 3.30: SYSTEM instruction encodings designated for custom use.

出典: RISC-V Spec Vol II: Privileged Architecture 20211203, Section 3.3.4
<https://github.com/riscv/riscv-isa-manual/releases/download/Priv-v1.12/riscv-privileged-20211203.pdf>

- RV32I – 最も基本的なRISC-Vの実装
 - RV32IMAC
 - 整数 + 乗算 + アトミック命令 + 圧縮命令
 - RV32IMAC_X[ext]
 - MAC + **非標準ユーザー拡張**
- 考慮されている「非標準ユーザー拡張」**

→ 価値あるものに投資、所有する!

適切な専用レベルで、差別化された製品を

カスタム SW

- 一般的なPC/Serverの使用
- 専用ソフト

カスタム HW

- 標準チップの使用
- 専用基板

カスタム SoC

- 標準IPの使用
- 専用チップ

カスタム・コンピュート

- 最高の最適化を実現
- オリジナルアーキテクチャの所有
- 専用プロセッサ

今日のリーダー達の
選択

コダシップは、お客様の**カスタム・コンピュータ**
実現を可能にします。
これを表しているのが当社のタグライン
“**Architect your ambition**” です

私たちは、お客様が真に差別化された製品を簡単に開発できるようにします

→ 命令セット(ISA: Instruction Set Architecture)って？

- ソフトウェアとプロセッサのインターフェース
- ソフトウェアとプロセッサの共通言語

• 一般的に知られているものは:

- x86, x86_64, ARMv7, ARMv8, mips, ppc, alpha, sparc, IA64
- **オープン化**が進んでいなかった



→ プロセッサパフォーマンスの鉄則

(Iron law of processor performance)

$$\text{パフォーマンス} = \frac{\text{時間}}{\text{プログラム}}$$

$$= \frac{\text{命令数}}{\text{プログラム}} \times \frac{\text{ClockCycles}}{\text{命令数}} \times \frac{\text{時間}}{\text{ClockCycles}}$$

(プログラム→命令数) (CPI) (Cycle Time)

SWアルゴリズム
コンパイラ最適化

オープン化が進んでいなかった

商用プロセッサIPに依存

先端プロセスは非常に高額化

アーキテクチャ (ISA)

アーキテクチャ (ISA)


μアーキテクチャ

μアーキテクチャ

製造プロセステクノロジー

出典: A Characterization of Processor Performance in the VAX-11/780, Joel S. Emer, Douglas W. Clark, 1984, IEEE

→ Iron law を用いた考察



RV32IMAC

<https://en.wikipedia.org/wiki/RISC-V>

RV32A
Atomic Instruction ISA Extension

LR.W	SC.W	AMOAND.W	AMOOR.W	AMOXOR.W
AMOADD.W	AMOMIN.W	AMOMAX.W	AMOMINU.W	AMOMAXU.W
AMOSWAP.W	← 32 bits →			

RV32M
Integer Multiplication and Division ISA Extension

MULH	DIV	MUL	REM	REMU
MULHU	DIVU			
MULHSU	← 32 bits →			

RV32I
Base Integer ISA

ADD	ADDI	AND	ANDI	BEQ
SLL	SRL	OR	ORI	BNE
SLLI	SRLI	XOR	XORI	BGE
SLT	SLTU	SRA	SRAI	BGEU
SLTI	SLTIU	SRAI	AUIPC	BLT
LB	LH	LW	SW	BLTU
LBU	LHU	SW	SH	JAL
CSRWW	CSRWS	CSRRC	ECALL	JALR
CSRWI	CSRSI	CSRRCI	EBREAK	SUB
FENCE	FENCE.I	← 32 bits →		

47 命令

RV32C
Compressed ISA Extension

C.LW	C.AND
C.FLW	C.ANDI
C.FLD	C.OR
C.LWSP	C.XOR
C.FLWSP	C.LI
C.FLDSP	C.LUI
C.SW	C.SLLI
C.FSW	C.SRLI
C.FSD	C.SRAI
C.SWSP	C.BEQZ
C.FSWSP	C.BNEZ
C.FSDSP	C.J
C.ADD	C.JR
C.ADDI	C.JAL
C.ADDI16SP	C.JALR
C.ADDI4SPN	C.EBREAK
C.SUB	C.MV
← 16 bits →	

→ コンフィギュレーションとカスタマイズ

Blog:

- [プロセッサのコンフィグレーションとプロセッサのカスタマイズの違い](#)
- [プロセッサをカスタマイズする理由とその方法](#)

μアーキテクチャ
プロセッサのHW構造

コンフィギュレーション

- キャッシュ、密結合メモリ、オンチップデバッグ等


アーキテクチャ


• モジュラーISA



アーキテクチャ

• 専用命令追加や削除






Codasip
Studio



ADLレベルのユニークなEDAツール

→ ユニークなプロセッサ開発・カスタマイズツール


- 命令セット・アーキテクチャ(ISA)探索・開発
 - IA(Instruction Accurate)レベル
- マイクロ・アーキテクチャ探索・開発
 - CA(Cycle Accurate)レベル
- RISC-V標準拡張の**コンフィギュレーション探索**
 - M, A, F, D, Q, C, etc
- **アーキテクチャ(ISA)探求**
- 既製Codasip RISC-Vプロセッサの**カスタマイズ**
- 新しいプロセッサをゼロから設計




→ コダシップはプロセッサ開発を自動化

- 速く, 安く, そして正確に

古典的プロセッサ開発 (Codasip無)



Codasipによる自動化



→ SDKとHDKを自動生成

Software Development Kit (SDK)

- C/C++ LLVM **コンパイラ**
(コダシップ改良版)
- C/C++ ライブラリ (newlib)
- アセンブラ、逆アセンブラ、リンカー
- **命令精度(IA)シミュレータ**
- **デバッガとプロファイラー**
- ドキュメントとISAの可視化
- 検証時に使用するランダムプログラム

Hardware Development Kit (HDK)


- **RTL (Verilog/VHDL/SystemVerilog)**
 - 高い可読性
 - CodALソースへのリンク
- **サイクル精度(CA)シミュレータ**
- SystemVerilog UVM検証環境
- 統合テストベンチ
- 標準EDAツールのサンプルスクリプト
- SystemCコシミュレーション モデル
- デバッグツール (OpenOCD, LLDB)




→ 命令セット(ISA)探求

ハードウェア開発

SDK in the loop (IAレベル)




HDK in the loop (CAレベル)



→ Codasip Architectural Language

- プロセッサ開発に特化した言語
- 1つのCodALモデルからSDKとHDKを自動生成
 - CodALは、HDLのような汎用的設計に使われる言語とは異なります
- 一つのISAに対して、複数のμアーキテクチャの開発が可能

```

/*      Multiply and accumulate: semantics
        dst += src1 * src2
*/

element i_mac {
    use reg as dst, src1, src2;
    assembly { "mac" dst "," src1 "," src2 };
    binary { OP_MAC dst src1 src2 0:bit[9] };
    semantics {
        rf[dst] += rf[src1] * rf[src2];
    };
};

```

→ コンパクトで表現力豊かな言語



```

module rf_gpr #(parameter xlen = 64, parameter size = 32,
  parameter resetval = 32'b0, localparam aw = $clog2(size))
( input wire clk, input wire rst, input wire w0_we,
  input wire [aw-1:0] w0_wa, input wire [xlen-1:0] w0_d,
  input wire r0_re, input wire [aw-1:0] r0_ra,
  output wire [xlen-1:0] r0_q, input wire r1_re,
  input wire [aw-1:0] r1_ra, output wire [xlen-1:0] r1_q );

reg [xlen-1:0] mem[size-1:0];
integer i;

always @(posedge clk or negedge rst)
if (~rst) begin
  for (i = 0; i < size; i = i + 1)
    mem[i] <= resetval;
end else if (w0_we) begin
  mem[w0_wa] <= w0_d;
end

assign r0_q = r0_re ? mem[r0_ra] : (xlen)'(0);
assign r1_q = r1_re ? mem[r1_ra] : (xlen)'(0);

endmodule

```

```


arch register_file bit[32] rf_gpr
{
  dataport r0, r1 {flag = R;};
  dataport w0 {flag = W;};
  size = 32;
  reset = true;
  default = 0;
};

```

→ 可読性の高いHDLを生成

- CodAL記述から生成されるRTLは読みやすい
 - 前ページの手書きのコードと、右の自動生成コードを比べてみてください
- 生成されるRTLには、デバッグに有用な情報が含まれます
 - 生成されるRTLには、ソースであるCodALコードへのリンク

```
module rf_gpr(  
    input  wire CLK,  
    input  wire RST,  
    input  wire r0_RE,  
    input  wire [4:0] r0_RA,  
    input  wire r1_RE,  
    input  wire [4:0] r1_RA,  
    input  wire w0_WE,  
    input  wire [4:0] w0_WA,  
    input  wire [31:0] w0_D,  
    output wire [31:0] r0_Q,  
    output wire [31:0] r1_Q  
);  
  
localparam integer SIZE = 32'h00000020;  
localparam [31:0] DEFAULT_VALUE = 32'h00000000;  
// memory storage  
reg [31:0] RAM[0:SIZE-1];  
  
generate  
    genvar ii;  
    for ( ii = 32'sd0; ii < SIZE; ii = ii + 32'sd1 ) begin : WRITE_PROC  
        always @( posedge CLK or negedge RST ) begin  
            if ( RST == 1'b0 ) begin  
                RAM[ii] <= DEFAULT_VALUE;  
            end else if ( (w0_WE == 1'b1) && (w0_WA == ii) ) begin  
                RAM[ii] <= w0_D;  
            end  
        end  
    end  
endgenerate  
  
assign r0_Q = (r0_RE == 1'b1) ? RAM[r0_RA] : 32'h00000000;  
assign r1_Q = (r1_RE == 1'b1) ? RAM[r1_RA] : 32'h00000000;  
endmodule
```



Codasip RISC-V Processors

検証済み高品質 商用RISC-V IPコア

→ 既製プロセッサのポートフォリオ



- 直ぐに利用可能
- 検証済み、テープアウト品質のIP
 - お客様によるIPの検証は不要
- すべてのコダシッププロセッサはRISC-Vに準拠しています
 - RISC-V特権仕様を実装
 - RISC-Vデバッグ仕様の実装
- 業界標準インターフェース
 - 命令バス、データバス用AMBA
 - デバッグ用JTAG (4ピン/2ピン)



1 Series

電力効率と面積効率の良い3段パイプライン

圧縮命令で最小のコードサイズを実現

16レジスタ内蔵命令セット (RV32E)

最小面積のシーケンシャル乗算器


3 Series

電力効率と面積効率の良い3段パイプライン

圧縮命令で最小のコードサイズを実現


標準的32レジスタ内蔵命令セット (RV32I)

高性能な並列乗算器



→ 幅広いコンフィギュレーション

- 3シリーズには全てのメモリオプション有
- コンフィギュラブル L1 キャッシュ
 - サイズ, キャッシュウェイ数, キャッシュラインのサイズ
- 密結合メモリ
 - 最大2MBまでカスタマイズ可能
- RISC-V PMP (Physical Memory Protection)
 - 最大16個



CODASIP RISC-V PROCESSORS 1 AND 3 SERIES CORE CONFIGURATION

You can learn more about Codasip RISC-V Processors on our website. Please, contact Codasip Support if you need further information.

For the purpose of the evaluation license, please, choose one of the following off-the-shelf configurations. These memory subsystem configurations are pre-built and ready to be delivered.

Choose requested configuration(s):

Choose	Processor core	Caches	Tightly coupled memory	Physical memory protection
<input type="checkbox"/>	L11	X	X	X
<input type="checkbox"/>	L31	X	X	X
<input type="checkbox"/>	L31	✓	X	X
<input type="checkbox"/>	L31	X	✓	X
<input type="checkbox"/>	L31	X	X	✓
<input type="checkbox"/>	L31F	X	X	X
<input type="checkbox"/>	L31F	✓	✓	✓

The memory subsystem of Codasip RISC-V Processors is highly configurable. However, for the purpose of evaluation, default settings are used in order to provide the configuration immediately. You can review the default settings in the table below.

Configurable item	Priority	Default settings
Caches	Size	16KB*
	Data cache included	Yes
	Number of cache ways	2*
	Cache line size	32B*
	Bus interface	AMB Lite
Tightly coupled memory	Size	1MB*
Physical memory protection	Number of protected memory regions	8
	Number of pins	4
I/O	Number of hardware breakpoints/watchpoints	4
	System bus access	Disabled
Internal variables	Maximum number of interrupts	32
	III	Language

* Formatted as in RTL.

After the evaluation, customers may choose from a wide range of available core and memory settings for the purpose of the commercial license.

www.codasip.com | support@codasip.com




7 Series

複雑な7段パイプライン

圧縮命令で最小のコードサイズを実現

動的な分岐予測

2/4コア有



→ 幅広いコンフィギュレーション

- A70コア・コンフィギュレーション
 - Local memories (L1 cache)
 - Branch predictor and more
- コア数
 - Up to 4 identical cores
- コンフィギュレーション可能なL2 キャッシュ
 - Up to 8MB
 - 64-bit AXI interface
- コンフィギュラブルな割り込み制御
 - Up to 1000 interrupts



codasip CODASIP RISC-V PROCESSORS 7 SERIES
PRODUCT REQUEST FORM

CODASIP RISC-V PROCESSORS 7 SERIES CORE CONFIGURATION

You can learn more about Codasip RISC-V Processors on our website. Please contact Codasip Support if you need further information. You only need to complete either the Off-the-shelf Configuration section or the Custom Core Configuration section.

OFF-THE-SHELF CONFIGURATION

Please choose from the following off-the-shelf configurations. These memory subsystem configurations are pre-built and ready to be delivered.

Choose requested configuration(s):

Choose	Processor core	Caches	Tightly coupled memory
<input type="checkbox"/>	A70-MP2	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
<input type="checkbox"/>	A70-MP2	<input checked="" type="checkbox"/>	<input type="checkbox"/>
<input type="checkbox"/>	A70-MP4	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>

Default settings are used in order to provide the configuration immediately. You can review the default settings in the table below.

Configuration item	Property	Default settings
Number of cores	Number of cores in the cluster	2 (MP2) or 4 (MP4)
	Size	16 MB
L1 Caches	Data caches included	Yes
	Number of cache ways	4
	Cache line size	32B
	Replacement policy	LRU
	Number of non-coherable regions	0
L2 Cache	Bus interface	AXI Lite
	Size of shared L2 Cache	8192B
Tightly coupled memory	Size	16B
	Bus interface	AXI Lite
Physical memory attributes	Number of regions	16
	Number of pins	4
JTAG	Number of hardware breakpoints/watchpoints	4
	System bus access	Disabled
	Maximum number of interrupts	34
Interrupt controller	Number of Return Address Stack levels	4
	Number of items in Branch Target Buffer	32
Branch predictor	Number of items in Branch History Table	1024
	Language	Verilog

→ Codasip RISC-VコアFPGA評価プラットフォーム


• RTOSまたはLinuxが動作するプロセッササブシステム

- Codasip RISC-Vプロセッサを簡単に評価可能
- ソフトウェアのRISC-Vへの移植に有用

• FPGAプラットフォームの推奨設定

- Digilent Genesys2: MP4 or large MP2
- Digilent Nexys-A7-100T
- Digilent JTAG-HS2プログラミングケーブル
 - SeggerやIARのケーブルを使用可能

- 15分以内に起動可能
- 推奨FPGAボードのステップバイステップのクイック・スタート・ガイドを提供



↓
ケーススタディ

→ ケーススタディ: Microsemi社 (現Microchip社)




• オーディオ・イコライザー・アルゴリズム

• 要求事項

- 低価格化
 - 最適ROIの製造プロセスノード選択
 - IPライセンス料、ロイヤリティ等
- 低消費電力（低動作周波数化等）
- 多様な要件に対応する派生デザイン開発容易化
- Time-to-market
 - デザインサイクル9-12ヶ月
- Cortex-Mの置換え


• Codasip Studioでのデザイン探求

- RV32Iから開発スタート
- M拡張命令追加、後にカスタムDSP命令追加



→ カスタム命令を追加するメリット



- スループット 56.24倍 向上
- コードサイズ 3.62倍 圧縮
- ゲートカウント 2.43倍 増加
 - プロセッサコアではなく、命令メモリが領域で支配的であることに注意
 - いずれもベースのL30コアとの比較
- 古い製造プロセスノードでシリコン化することで大幅なコスト削減を実現



シンプルに、速く、正確に、デザインスペースの探求
 ... 数日で完了

→ ケーススタディ: AI/ML

- TensorFlow Lite for MicrocontrollersをL31コアで実行
- IoT/エッジ・アプリケーションに最適化
 - 低消費電力化 / 限定的なメモリ量
- AIによる手書き文字認識 (MNIST)
 - ランタイムの削減 80%
 - 低消費電力化 78%
 - エリア増加**インパクト無**



MNIST “Handwritten Digits recognition” benchmark
intelligent label assignment to grayscale 28x28 image.




ホワイトペーパー (日本語有)
<https://codasip.com/2022/02/24/embedded-ai-on-l-series-cores/>

Symbol	Address	Instructions	Instructions Percent	Cycles	Cycles Percent
tflite::reference_integer_ops::ConvPerChannel	36fa6	6572379	86.3 %	9340321	83.9 %
tflite::reference_integer_ops::MaxPool	45e60	412255	5.4 %	710898	6.4 %
tflite::reference_integer_ops::FullyConnected	3e388	158370	2.1 %	236154	2.1 %

Cudasip Studioが生成するシミュレータを用いて、
どのアルゴリズムが重要で、どこを最適化すべきかを簡単に確認できます

→ Profiling TFLite Image classification model



Source Code Coverage					
Symbol	Address	Instructions	Instructions Percent	Cycles	Cycles Percent
tflite::reference_integer_ops::ConvPerChannel()	2940c	8878981	89.9 %	15388368	90 %
tflite::reference_integer_ops::MaxPool()	2b7e8	412616	4.2 %	710990	4.2 %
tflite::reference_integer_ops::FullyConnected()	2a2de	157058	1.6 %	207101	1.2 %
...etc	26a60	95618	1 %	143346	0.8 %


Address	Cycles	Cycles Percent	Code Snippet
430	0.004%		for (int out_y = 0; out_y < output_height; ++out_y) {
9092	0.092%		const int in_y_origin = (out_y * stride_height) - pad_height;
46142	0.467%		for (int out_x = 0; out_x < output_width; ++out_x) {
52460	0.531%		const int in_x_origin = (out_x * stride_width) - pad_width;
19562	0.198%		for (int out_channel = 0; out_channel < output_depth; ++out_channel) {
596782	6.044%		auto group = out_channel / filters_per_group;
390154	3.951%		int32 t acc = 0;
132192	1.339%		for (int filter_y = 0; filter_y < filter_height; ++filter_y) {
435865	4.414%		const int in_y = in_y_origin + dilation_height_factor * filter_y;
491681	4.980%		for (int filter_x = 0; filter_x < filter_width; ++filter_x) {
188064	1.905%		const int in_x = in_x_origin + dilation_width_factor * filter_x;
376128	3.809%		// Zero padding by omitting the areas outside the image.
790788	8.009%		const bool is_point_inside_image =
			(in_x >= 0) && (in_x < input_width) && (in_y >= 0) &&
			(in_y < input_height);
			if (!is_point_inside_image) {
			continue;
			}
			for (int in_channel = 0; in_channel < filter_input_depth;
			++in_channel) {
			int32_t input_val =
			input_data[Offset(input_shape, batch, in_y, in_x,
			in_channel + group * filter_input_depth)];
			int32_t filter_val = filter_data[Offset(
			filter_shape, out_channel, filter_y, filter_x, in_channel)];
			acc += filter_val * (input_val + input_offset);
			}
			}

- Image convolution (>89%) has a major impact on overall performance

→ CONV accelerator in <200 lines of CodAL code

element comprises convolution instruction **assembly**, **binary** and **semantics** in dedicated sections

push_conv instruction pushes image pixel from **src** to **fifo[]**, calculates the convolution result and stores it to the **dst** address



fifo[] is a hidden register file, **load** and **store** addresses are incremented automatically, thanks to **fifo_counter** and **out_counter** that contain the number of input image pixels loaded and output image pixels processed

Single instruction gets the convolution result (2x2 window)

```

element inst_push_conv
{
  use gpr_all as dst, src;           // src - image pixel data, dst - address to store the result

  assembly { "push_conv" dst ", " src }; // Assembly format
  binary { OPC_PUSH_CONV UNUSED:bit[5] dst src UNUSED:bit[9] }; // Instruction binary pattern
  semantics
  {
    uint32 p0,p1,p2,p3, result;

    p3 = rf_gpr_read(src); // Image edge condition handling

    if ((fifo_counter >= FIFO_DEPTH) && (fifo_counter % (FIFO_DEPTH - 1) != 0))
    {
      uint32 addr_dst;
      p0 = fifo[fifo_counter % FIFO_DEPTH];
      p1 = fifo[(fifo_counter - FIFO_DEPTH + 1) % FIFO_DEPTH];
      p2 = fifo[(fifo_counter - 1) % FIFO_DEPTH];

      result = p3 * weights[3] + p2 * weights[2] // ALU*
              + p1 * weights[1] + p0 * weights[0];


      addr_dst = rf_gpr_read(dst) + ARRAY_STEP * out_counter; // Storage and destination address increment
      store(OPC_ST, addr_dst, result);
      out_counter = (out_counter < CONV_RES_LEN - 1) ? out_counter + 1 : 0;
    }

    fifo[w_index_0] = val; // Push current pixel data to FIFO, pointer increment
    fifo_counter = (fifo_counter < IMAGE_LEN - 1) ? fifo_counter + 1 : 0;
  };
};
  
```

→ MNIST(手描き数字認識)速度比較
[標準RISC-V 対 カスタマイズRISC-V]



→ ノイズ除去 速度比較
 [標準RISC-V 対 カスタマイズRISC-V]



→ ケーススタディ: SecureRF社 (現Veridify社)





	HWアクセラレータ無	HWアクセラレータ有	改善結果
検証時間	10.7 ms	3.8 ms	2.8x 高速化
署名の検証時間/秒 (50MHz)	93	263	
コードサイズ	4,504 bytes	3,052 bytes	32% 小型化

命題は、Cudasip RISC-Vプロセッサで実行されている
WalnutDSA (デジタル署名アルゴリズム) の高速化



結果は、わずか2%の追加HWリソースで、実行時間は3倍改善

わずかな努力で、大きな改善が可能

→ ケーススタディ: FFTアクセラレータ




→ FIRフィルタ アクセラレータ



- 実行時間 96% 削減
- 消費電力 90% 削減
- 面積 +36% 増加
- 最高周波数に影響無


→ FIRフィルター アクセラレータ



https://youtu.be/ODGcx9q_5sw

→ ケーススタディ: Mythic社

- Mythic社はAnalog Matrix Processor (AMP) [M1076](#)に独自のコアを必要とした
- いずれの既存コアも要求を満たせず: Mythic社はCodasip L30をベースにカスタマイズを実施
 - DSP、ビット操作、ゼロオーバーヘッドループ、
コプロセッサ制御命令、カスタムコプロセッサインタフェース
- 従来設計より大幅な小型化・高性能化を実現
- 従来比、半分以下の時間で設計



“コダシップのソリューションは、我々のニーズに特化した、真にユニークなRISC-Vプロセッサを柔軟に開発することを可能としました。これにより、自社でプロセッサを一から作る手間が省け、製品開発における他の重要な分野に集中することができました。”

Ty Garibay, VP of Hardware Engineering at Mythic

→ 25TOPS / 3W



Mythicの「M1076」 出所 : Mythic

Mythicは以前、「M1108」と「M1076」という2つの製品を発表した。M1076は25TOPS (INT8) のエッジチップで、3Wという電力エンベロープを備えており、動画分析に向けて開発された。YOLOv5でのレイテンシは33ミリ秒だった。製品発表時に同社が米国EE Timesに語ったところによると、M1076はビデオ監視、産業用マシンビジョン、ドローン、AR/VR (拡張現実/仮想現実) アプリケーションといった領域で弾みがついているとのことだった。

→ 韓SiliconArts社レイトレーシング GPU Codasipの Custom RISC-Vを採用



Press Release

Codasip delivers custom RISC-V processing to SiliconArts ray-tracing GPUs



2 November, 2022

With Codasip 7-series core IP and Codasip Studio tools

Codasip, the leader in customizable RISC-V processor IP, today announced that SiliconArts has adopted application-specific Codasip [7-series RISC-V processors](#) with [Codasip Studio customization tools](#).

SiliconArts is a leader in innovations for high-end graphics enabling immersive experiences with its photo-realistic ray tracing graphics rendering. The combination of Codasip RISC-V processor IP and SiliconArts ray tracing GPUs will empower the next generation of the most demanding augmented reality applications.

SiliconArts ray tracing solution will incorporate Codasip's RISC-V processor core IP. Codasip Studio tools will enable customers to achieve high levels of optimization for their graphics applications. Full flexibility for the SiliconArts partnership is enabled by full access to Codasip's [architecture licenses](#).

→ グローバルでの浸透

- 半導体大手はCodasipプロセッサを大量出荷済み
 - 世界で最初の商用RISC-Vプロセッサ
 - 20億個以上のコアが出荷済
- RISC-Vエコシステムとカスタム能力を活用した差別化設計
- ワイヤレス, イメージング, オーディオ, AI...

Tier 1 for Comms

2 of Top 3 Smartphone OEM



Tier 1 for Imaging





セキュリティ

→ コダシップ、Cerberus買収でRISC-Vのセキュリティを強化

2022年11月10日、ドイツ、ミュンヘン - カスタマイズ可能なRISC-VプロセッサIPのリーダーであるコダシップは、[Cerberus Security Labs社](#)を買収したことを発表しました。同社のIoTセキュリティIPと経験豊富なチームにより、コダシップのお客様はRISC-Vプロセッサの設計にセキュアなソリューションを迅速に組み込むことができますようになります。

<途中省略>

CerberusはIoT Security Foundationの創設メンバーとして、IoTにおけるセキュリティの必要性を積極的にアピールしてきました。これまでチームは、コンシューマ、自動車、半導体市場の主要企業での勤務経験、組み込みシステムのサイバーセキュリティに関する先進的な学術研究への参加および業界団体との関わりを経て、IoTアプリケーション向けの堅牢なセキュリティ製品の創出へつながったのです。コダシップは、Cerberusの実績を基にRISC-Vが今日必要としている製品を独自に提供できるようになります。つまりカスタマイズされたドメイン特化型や低電力組み込みアプリケーション用のコアにおいても、安全性とセキュリティを提供できることを保証するものです。

コダシップのプロセッサIPは、Codasip StudioとCodAL言語に最適化されており、コダシップの顧客であるRISC-V開発者が容易にセキュア機能を統合できるよう、Cerberus ラボの組み込みセキュリティIPを迅速に統合する予定です。

→ コダシップ、SecuRISC5 イニシアチブを開始


2022年12月12日 - RISC-V Summit, San Jose - プロセッサ設計自動化とRISC-VプロセッサIPのリーダーであるコダシップは、コダシップIPとサードパーティ技術を組み合わせた検証済みの参照デザインを使って、顧客に安全でセキュアなカスタムコンピュータを提供するコダシップのイニシアチブであるSecuRISC5を発表しました。[コダシップが最近立ち上げたCodasip Lab](#)は、SecuRISC5が注目すべき機会を特定する上で中心的な役割を果たすとともに、全産業コラボレーションを調整するハブとしての役割も担います。

[最近のCerberus Security Labs社の買収](#)に伴い、コダシップはRISC-VプロセッサIPのセキュリティ開発を加速しており、2023年にセキュリティリファレンスデザインを提供する予定です。真にセキュアなシステムは単独では開発できないため、コダシップはパートナーと協力し、完全でセキュアなRISC-Vエコシステムを提供します。

<途中省略>

RISC-V は、あらゆるタイプの安全なアプリケーションと機能、特に独自のISAからのカスタムソリューションや必要なサポートを取得するのに苦労しているドメイン固有の設計に対応する幅広いシステムを開発するための理想的なプラットフォームを提供します。RISC-V はセキュリティシステム1にますます実装されており、Codasip は RISC-V 標準プロセスで積極的に活動しています。SecuRISC5 イニシアチブは、RISC-V 国際ワーキンググループの作業に基づいて構築され、承認された新しい標準を実装します。

→ Security ecosystem



→ これらキーワードが気になる方は、後ほど

Fault protection

Multi-stage boot

Power trace prediction

RoT (Root of Trust)

ECC

Secure ledger

PUF

Side-channel protection

Memory Tagging

Fault emulation

Secure access

SHA

Random Number Generator

Random Number Generator

CHERI (Capability Hardware Enhanced RISC Instructions)

TEE (Trusted Execution Environment)



Device attestation

Secure Boot

EMP protection




→ Codasip Lab - 注カイノベーション分野




→ 従来の研究における壁

- 従来の研究では、プロセッサ・アーキテクチャが固定されていることが多く、ソフトウェア・アルゴリズムとハードウェア・リソースの個別最適化に限定されていたことが多かった
- 重要な要素であるプロセッサの最適化が考慮されていない場合も多い




→ 従来の研究における壁を突破する

- RISC-V IPとCudasip Studioの組み合わせで、研究の壁を突破する
- ソフトウェア・アルゴリズムを高速化するための新しい命令や、セキュリティ・プロトコルなどのハードウェア・リソースを緊密に結合させるなど、プロセッサに最適化のためのリソースを取り入れることが可能です



例: CPUレジスタファイルへのアクセス全てに、2ビットエラー検出と1ビットエラー訂正のためのハミングエンコーディングを追加したり、アプリケーションアクセラレーションのための新しい命令を追加したりする

→ その他の事例紹介



- [DV Con 2023 Japan](#) にて
 - 6月22日(木) 12:30 – 13:00
 - 川崎市産業振興会館 Room1

- 当社 伊藤が
テクニカルセッション
「[RISC-V Custom Compute](#)」 セッ
ションにて「4x4 Systolic array」の
事例をご紹介

→
Thank you!

本日 **ホワイエ A**
にて出展中

是非、
お立ち寄りください

contact_japan@codasip.com